技术

描述 Arm Cortex-R5F 处理器包含 1 个 4 输入存储缓冲器，用于对数据先进行缓冲、合并和转发，然后再使用 AXI 主接口将数据写入高速缓存或 L2 存储器系统。 由于此错误，存储缓冲器可能进入所有现有写入都无法继续执行的状态。此状态可能会导致下列问题： 流水线执行备份，并阻止执行任何指令。 如果按特定顺序执行访问，则将恢复指令执行，但写入数据将会丢失...

本文转载自：网络交换FPGA微信公众号 今天给大家推荐今年FCCM2021上的一篇文章，介绍了一种可以在线Xilinx FPGA内部RAM内容的工作，重点是论文相关的工作还是开源的。开源链接：https://github.com/icgrp/bert/ 。 摘要：XBERT是一个API和设计工具集，用于使用设备的配置路径零成本访问Xilinx体系结构上的片上SRAM块。XBERT...

描述 本答复记录旨在描述在 Versal ACAP 器件上使用物理不可克隆功能 (Physically Unclonable Function，PUF) 时，与 VCC_PMC 电源轨相关的要求。 如需了解有关如何订阅新“设计咨询”通知的更多信息，请参阅（赛灵思答复记录 18683）。 解决方案 如需在 Versal ACAP 器件上使用物理不可克隆功能...

描述 在某些条件下，新负载如果复用旧器件负载的分组标识 (GID)，则可能报告同步外部异常中止，原因是错误关联旧器件存储器访问所检测到的外部错误。 器件负载快速解析完成，并允许后续指令执行时复用 GID。 条件 1. 旧器件负载执行后收到来自互连的外部错误响应，但尚未全部执行完成，这将导致异步外部异常中止。 2. 再执行不少于 80 条指令使 GID 回绕，...

作者：付汉杰，hankf@xilinx.com，文章转载自： 赛灵思中文社区论坛 1. 介绍 Xilinx提供超低延时编解码方案，并提供了全套软件。MPSoC Video Codec Unit提供了详细说明。其中的底层应用软件是VCU Control-Software(Ctrl-SW)。 本文主要说明为Ctrl-SW增加输出NV12视频的功能。 1.1....

本文转载自： XILINX开发者社区微信公众号 本文来自 XILINX 产品应用工程师 John Bieker 本文旨在提供一种方法，以帮助设计师判断给定模块是否能够在空裸片上达成时序收敛。 如果目标模块无法在空裸片上达成非关联 (OOC) 时序收敛，则恐难以与设计其余部分达成关联性时序收敛。设计师可从完整设计中提取目标模块、对其进行布局规划、约束，然后通过实现工具来运行这些模块，...

本视频说明了如何使用 Xilinx 功耗估算器工具预测 Zynq®UltraScale +™RFSoC 的 RF 数据转换器 IP 的功耗。

作者：Brendan Farley ，赛灵思有线与无线事业部工程副总裁及欧洲、中东和非洲区域总经理 5G 产业潜力巨大，但行业如何才能克服成本、功耗与性能等相关挑战，确保 5G 在第二次浪潮中大获成功？ 无线行业的未来取决于是否能够综合运用先进技术最大化系统性能，同时最优化成本与功耗以提供极具竞争力的产品。赛灵思无线工程副总裁及欧洲、中东和非洲区域总经理 Brendan...

描述 Arm 发行的白皮书 "Cache Speculation Side-channels" (https://developer.arm.com/support/arm-security-updates/speculative-processor-vulnerability/download-the-whitepaper) 用于发现 "Spectre" 辅助通道。 白皮书指出，DSB...

本文转载自：XILINX开发者社区微信公众号 本文来自 XILINX 产品应用工程师 Davis Zhang 有时我们需要为官方 IP 或者自己创建的 IP 生成 kernel module，然后在 linux kernel space 里使用 kernel module 来控制这个 IP。如果要使用 IP 中断，我们需要在 kernel module...

作者：Matthew Russell , DornerWorks 市场营销专员 不久以前，从算法到现场机器学习（ ML ）模型仍然需要经历漫长而复杂的道路。对于一些企业而言，如果能够接触到具有神经网络部署经验的 ML 专家，则可能会有一些选择，但其开发工作却非常耗时。赛灵思依托 Vitis 统一软件平台以及近期推出的 KRIA SOM (System-on-Module)，缩短了这一过程...

描述 数据输入多路复用器 (IMUX) 寄存器不受支持，必须绕行。 注：数据 IMUX 寄存器不同于控制 IMUX 寄存器。如需了解有关控制 IMUX 寄存器问题的描述，请参阅（赛灵思答复记录 76205）。 解决方案 影响： 如果用户设计在可编程逻辑中明确强制使用数据 IMUX 寄存器，那么逻辑函数可能不正确。 IMUX 寄存器旨在用于进行 Vivado...

本文转载自： XILINX开发者社区微信公众号 本文来自 XILINX BY BenM. Fell 在 FPGA 设计进程中，时序收敛无疑是一项艰巨的任务。低估这项任务的复杂性常常导致工作规划面临无休止的压力。赛灵思提供了诸多工具，用于帮助缩短时序收敛所需时间，从而加速产品上市。本篇博文描述了一种方法，能够有效减少时序路径问题分析所需工作量。...

作者：付汉杰，hankf@xilinx.com，文章转载自：博客园 MPSoC含有PS、PL；在PS和PL之间有大量接口和信号线，比如AXI、时钟、GPIO等。缺省情况下，PS和PL之间有接口和信号线被关闭。加载bit后，软件才会打开PS和PL之间的接口和信号线。比如在文件xfsbl_partition_load.c中，FSBL加载FPGA的bit后会执行下列操作，...

作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛 目录 1. MPSoC的中断处理介绍 2. 扩展PL中断 3. 扩展AXI Intc中断 3.1. AXI Intc PL连接 3.2. AXI Intc Device Tree 3.3. AXI Intc外设的Device Tree 4. 扩展MIO中断 4.1. GPIO中断控制器 4.2...

作者：付汉杰，hankf@xilinx.com，文章转载自：赛灵思中文社区论坛 Xilinx提供超低延时编解码方案，在ZCU106单板上可以验证。文档MPSoC VCU TRD 2020.2 Low Latency XV20 提供了详细命令。 缺省情况下，编码使用的是PS DDR。如果PS DDR已经被其它应用占用，也可以让编码使用的PL DDR。在VCU TRD 2020....

本文转载自： PYNQ开源社区微信公众号 感兴趣者可与 pynq_china@xilinx.com 联系，共同合作拓展项目。 背景介绍 在工业现场的设备运维管理，从第一代人工观测，到第二代的定期仪器检测，再到第三代的实时状态检测，直至现在过度到了利用云计算，大数据，人工智能技术主动的预测设备运营状态，根据各传感器信息和设备运行数据提前预测设备的更新和维护。...

本文转载自：瓜大三哥微信公众号 ECO 指的是 Engineering Change Order ，即工程变更指令。目的是为了在设计的后期，快速灵活地做小范围修改，从而尽可能的保持已经验证的功能和时序。ECO 是从 IC 设计领域继承而来，Vivado上 的 ECO 便相当于 ISE 上的 FPGA Editor。 1.ECO的用途 修改 ILA 或者 VIO 的调试探针...

作者： XILINX 产品应用工程师 张超，本文转载自：XILINX开发者社区微信公众号 概述 本示例工程中我们会在 TensorFlow2 下使用 Keras API 创建一个自定义 CNN 网络，在 Vitis-AI 1.3 环境下编译成 Xilinx DPU 上运行的模型文件，并在 Xilinx zynqMP 上部署运行。 该示例工程应在 Vitis-AI1.3...

本文转载自：米尔MYiR微信公众号 百度大脑EdgeBoard AI计算盒/计算卡系百度与米尔联合推出的一款高性能,高可靠性的AI计算盒/计算卡。该产品基于Xilinx Zynq UltraScale+ MPSoC 系列 FPGA可伸缩计算架构，可支持二次开发，支持高精度模型/多模型部署，同时搭载百度大脑PaddlePaddle（飞浆）框架，能无缝衔接百度大脑AI开放能力与工具平台，...

作者：卫一然，赵国柄，朱铁林，本文转载自：高速射频百花潭微信公众号 介绍了一种基于VPX架构的高速宽带数据通信平台，平台的核心是机载和地面收发信机，收发信机内各功能板卡的主要控制器是FPGA。发射端对信息序列进行打包、信道编码、交织和调制；接收端对信号进行解调、解交织、解码、同步等操作。还原后的信息上传至上位机进行分析。 随着无人机技术和高分载荷等应用技术的发展成熟，海洋、林业、住建...

本文转载自：XILINX开发者社区微信公众号 Q: 如何在 Vivado 中更改自定义的 Interface？ 因为 BD 中连线太多，所以想自定义下 interface 简化连线，定义好了一个 interface，但当准备在自定义 IP 中指定它时，发现我把一个信号的方向搞错了，应该定义成 out，但实际定义成了 in，所以想简单的改一下方向。 在此过程中，发现...

描述 从 NAND 闪存启动 Zynq-7000 SoC 器件时，BootROM 中的 NAND 驱动在 NAND 参数页面 (Parameter Page) 中执行读取时不会对输入进行验证。 如果从参数页面读入的备用字节包含恶意的非法值，则会导致缓冲器上溢，从而可能导致执行任意代码。 要成功完成此项攻击，需对 Zynq-7000 SoC 器件进行物理访问和修改，将原始 NAND...

作者：张超，XILINX 产品应用工程师；来源： XILINX开发者社区微信公众号 今天邀请到赛灵思专家和大家分享下如何在 Petalinux 下定位 decice-tree 错误的一些技巧。 首先我们来了解下 Petalinux 工程中 device-tree 的文件位置： 工具自动生成的device-tree文件位于 components/...