技术 | FPGA 开发圈

为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍

PCIe学习（二）——PCIe DMA关键模块分析之一

judy 在周四, 08/30/2018 - 10:20 提交

简介
经过一段时间的学习，这里将PCIe DMA模式的学习结果做一个总结，由于手里没有包含PCIe的板子，因此和学习PIO一样对DMA模式中的关键模块的代码进行逐条分析，希望对和我一样的初学者有所帮助。

软件：VIVADO2017.4。

Python字符串拼接六种方法介绍

judy 在周三, 08/29/2018 - 16:18 提交

1.加号
第一种，有编程经验的人，估计都知道很多语言里面是用加号连接两个字符串，Python里面也是如此直接用“+”来连接两个字符串；
print 'Python' + 'Tab'
结果：
PythonTab

Vivado使用技巧（14）——IO规划方法详解

judy 在周三, 08/29/2018 - 10:16 提交

本系列第13篇简单介绍了使用RTL工程IO布局工程两种方法定义IO Ports。在I/O Planning View Layout中（IO布局工程中是Default Layout），显示了FPGA器件资源、封装管脚、I/O Ports等详细信息。设计者借助这些信息来完成I/O规划。

PCIe学习（一）：PCIe基础及生成PIO例程分析

judy 在周三, 08/29/2018 - 10:15 提交

简介
学习PCIe有一段时间了，这里将这段时间的学习做一个总结。由于手里没有包含PCIe的板子，因此所做的也就是尽力将XILINX提供的实例工程中的关键模块进行分析，包括 PIO_RX_ENGINE.v，PIO_TX_ENGINE.v，PIO_EP_MEM_ACCESS.v ，希望对和我一样的初学者有所帮助。

如何使用 HSI 为定制 IP 创建驱动程序？

judy 在周二, 08/28/2018 - 16:14 提交

本文主要介绍如何使用 HSI 工具来创建一个定制驱动程序，使 xparameters.h 文件驻留在 SDK 中。

第 1 步：在 IP 打包器中创建 IP

在以下实例中创建一个简单的 AXI 从 IP 并连接至 MPSoC 器件：

学会System Generator（13）——Vivado HLS调用C/C++代码

judy 在周二, 08/28/2018 - 16:10 提交

本文是该系列的第13篇。Vivado HLS是Xilinx FPGA开发套件中的一款软件，可以使用C/C++语言进行设计，并转换为RTL级模型。System Generator中的Vivado HLS block可以将HLS开发软件设计的C/C++代码整合到Simulink环境中，利用Simulink强大的仿真特性对设计进行仿真测试。