静态时序分析初步认识
judy 在 周二, 08/14/2018 - 13:49 提交
静态时序分析是学习FPGA必须学习的一个知识点，通过一段时间的学习，先将自己所学到的一点静态时序分析的基础稍作总结。
为智能硬件开发者、创客提供有关基于英特尔嵌入式处理器的应用技术介绍和合作伙伴方案介绍
技术
卷积神经网络的最佳解释
judy 在 周二, 08/14/2018 - 11:03 提交
CNN由由可学习权重和偏置的神经元组成。每个神经元接收多个输入，对它们进行加权求和，将其传递给一个激活函数并用一个输出作为响应。整个网络有一个损失函数，在神经网络开发过程中的技巧和窍门仍然适用于CNN。很简单，对吧？
那么，卷积神经网络与神经网络有什么不同呢？
关于Xilinx FPGA FFT IP核的学习笔记
judy 在 周二, 08/14/2018 - 09:50 提交
最近在做载波同步锁相环的时候，需要用到FFT核对AD采样数据进行傅里叶变换，以得到锁相环中NCO的初始频率控制字。关于FFT蝶形算法，包括高版本的FFT核（带AXI4协议）在这先不阐述了。
本文主要是记录7.1版本的FFT核学习仿真记录，把摸索过程中遇到一些问题和解决方法都记录下来，方便以后借鉴和使用。
首先是IP核的配置：
关于zynq debug进入main函数或汇编函数的小技巧
judy 在 周一, 08/13/2018 - 17:27 提交
相信很多朋友在调试ZYNQ的时候也遇到过这个问题，在SDK模式先DEBUG电路板的时候，执行完debug后，分布运行有时候进入C语言的main函数，有时候进入编译后的汇编main函数。
对于我这种汇编小白，C函数显得更容易理解，也方便调试。下面解释一下为什么会出现这两种现象，完全是因为我们操作的原因，因而完全可以避免。
Xilinx System Generator模块中各个常见选项的含义
judy 在 周一, 08/13/2018 - 17:24 提交
1. Precision：仿真计算时可按任意精度定点数进行，Full Precision，提供足够的精度；User defined Percision，由开发人员定义位数和小数位。（FPGA上运行的是浮点型？）
2. Aritchmetic Type：可以定义无符号或带符号位（二进制补码）作为输出类型。
学会System Generator（10）——支持的MATLAB语法
judy 在 周一, 08/13/2018 - 17:21 提交
本文是该系列的第10篇，上一篇介绍了在System Generator设计中使用MCode模块调用MATLAB代码来完成逻辑控制。本文将介绍System Generator支持的所有MATLAB语法。
限于篇幅，本文只记录了经常用到或相对重要的内容，更详细的信息可以参考xilinx官方文档ug958->第一章->MCode小节。
Zynq平台移植知识点
judy 在 周一, 08/13/2018 - 09:16 提交
一、嵌入式Linux系统组成
Vivado常见问题集锦
judy 在 周五, 08/10/2018 - 16:43 提交
作者：NingHeChuan（宁河川）
SDSoc学习（四）：搭建包含AXI_GPIO的平台（解决找不到基地址的问题）
judy 在 周五, 08/10/2018 - 16:42 提交
简介
本篇博客大部分内容前三篇博客都已经包含了，此处重点叙述不同之处，主要对比Tcl命令的不同和解决SDSoc程序找不到基地址的问题。
使用ZedBoard开发板，SDSoc 2017.4, Win10系统；此处通过AXI_GPIO点亮ZedBoard板子上连接在PL端的8个LED灯。
8个Python高效数据分析的技巧
judy 在 周五, 08/10/2018 - 10:41 提交
作者 | Conor Dewey
编译 | 专知
整理 | Yingying, Jiahui