在6月9日的财务分析师日上，AMD公司发布了新的产品路线图，其中也包括新近吸纳的赛灵思与Pensando的各自技术发展思路

在上一篇关于HBM的介绍中，详细介绍了HBM的架构和配置，这里再记录下HBM另一个重要的特性——性能。

利用 UART IP 以及 AXI Interrupt Contriller IP 实现通过串口发送数据产生中断，控制器接收到中断并将串口发送出来的数据重新通过串口打印出来

相较三星传统SSD固态硬盘，CPU利用率可高达97%，处理时间减少逾50%，功耗降低70%。

锁相环是一种控制反馈电路。PLL对时钟网络进行系统级别的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能

tcl中的控制和C语言差距不大，包括if、while、for、foreach、switch、break、continue等。

 7系列FPGA的时钟资源通过专用的全局和区域I/O和时钟资源管理复杂和简单的时钟需求。