FPGA 开发圈 | FPGA 社区

Xilinx推出首款新类别平台—— Versal ：利用软件可编程性与可扩展的 AI 推断技术支持快速创新

赛灵思开发者大会 (XDF) —自适应和智能计算的全球领先企业赛灵思公司（Xilinx, Inc.，(NASDAQ:XLNX)）首席执行官 Victor Peng 宣布推出 Versal™ – 业界首款自适应计算加速平台 (Adaptive Compute Acceleration Platform ，ACAP)，从而为所有的开发者开发任何应用开启了一个快速创新的新时代。Versal ACAP... 阅读详情

2018-10-17 | ACAP, AI技术, Versal, 今日头条

魔视智能在Xilinx开发者论坛宣布：辅助自动驾驶产品领先在一线乘用车主机厂量产

魔视智能，嵌入式人工智能自动驾驶领导者，在赛灵思开发者论坛（ XDF）宣布基于魔视智能先进的嵌入式深度学习技术的辅助自动驾驶产品已经领先在国产一线乘用车主机厂项目上正式量产落地。XDF是一个连接软硬件及系统开发者与赛灵思及合作伙伴和业界领袖并进行深度交流的行业盛会。魔视智能已经在和包括比亚迪，北汽新能源，一汽，众泰等国内的一线整车主机厂进行不同LEVEL等级，面向多个产品方向，... 阅读详情

2018-10-16 | ADAS, 深度学习, 自动驾驶, 魔视智能

详细揭秘赛灵思第一款ACAP产品Versal

在今天赛灵思开发者大会北京站上，赛灵思CEO发布了第一款7nm工艺的ACAP平台第一款产品Versal，赛灵思产品技术营销高级总监Kirk Saban详细介绍了这款产品。他说这是一款创新产品，考虑了开发者的需求他详细介绍了Versal各个模块

2018-10-16 | ACAP, Versal, 今日头条, 赛灵思

Xilinx助力Aupera带来互联网视频处理颠覆式创新

Aupera科技，一家专注于视频处理创新的科技公司，在赛灵思（Xilinx, Nasdaq: XLNX）开发者大会上公布其Aup2600系列视频处理平台正式商用，该系统基于赛灵思最新发布的Zynq® UltraScale+™ MPSoC芯片，旨在解决目前视频应用规模增长时面临的诸多挑战，包括海量视频实时编解码以及视频内容实时分析。 AuperaTM Aup2600... 阅读详情

2018-10-16 | Aupera, Xilinx, 视频处理

Xilinx：让FFmpeg在FPGA上玩的爽

作者：Sean Gardner，来源：LiveVideoStack FPGA让企业和开发者有了新的选择，尤其在高运算复杂度和实时音视频场景下。不过FPGA也会带来较高的学习和开发难度，Xilinx的高级市场经理Sean Gardner告诉LiveVideoStack，Xilinx几年前就启动了FPGA对FFmpeg支持的项目，让FFmpeg开发者可以学习和使用FPGA。... 阅读详情

2018-10-16 | FFmpeg, FPGA, Xilinx

MPSOC之9——host、embeded间tftp、nfs、ftp环境搭建

tftp 可传输单个文件，不能传文件夹需要通过命令传输文件，略显复杂 ==一般调试kernel时，用uboot通过tftp方式启动，不用每次都烧写存储介质== nfs 在host linux（ubuntu）上的nfs文件夹中存放文件开发板上mount ubuntu的文件夹，mount后就像自己的文件一样这种方式共享文件很方便也有linux启动后，拿nfs作为根文件系统，... 阅读详情

2018-10-16 | MPSoC

XDF 小助来了！参会任何问题可以随时召唤我来帮忙

大家好，我是 “XDF小助”，首先欢迎各位参加即将在明天拉开帷幕的 XDF（赛灵思开发者大会）。在参会期间，如果您需要帮助的时候，请召唤我吧，我将竭诚为您服务...... 各位已经注册并获得批准的小伙伴！从现在开始你们可以用 “XDF 小助” 的小程序来帮你提前了解大会信息了。使用方式：打开赛灵思官方微信在菜单栏即可找到 “XDF小助”了。进入界面之后请输入您的注册邮箱（注意：... 阅读详情

2018-10-15 | XDF-2018

Vivado（2017.1）中 BRAM IP核的配置与使用（1）

Xilinx公司的FPGA中有着很多的有用且对整个工程很有益处的IP核，比如数学类的IP核，数字信号处理使用的IP核，以及存储类的IP核，本篇文章主要介绍BRAM IP核的使用。 BRAM是FPGA定制的RAM资源，有着较大的存储空间，且在日常的工程中使用较为频繁。BRAM以阵列的方式排布于FPGA的内部，是FPGA实现各种存储功能的主要部分，是真正的双读/写端口的同步的RAM... 阅读详情

2018-10-15 | BRAM, Vivado2017.1

赛灵思与华为率先在华推出云端实时视频流解决方案

赛灵思 FPGA 助力 NGCodec H.265 标准尽快进驻华为云赛灵思公司（Xilinx, Inc.，(NASDAQ: XLNX)）、华为和 NGCodec 今天宣布开发中国首款云端高效率视频编码 (HVEC) 解决方案。该解决方案独家采用赛灵思 Virtex UltraScale+™ FPGA 和 NGCodec 的全新 H.265 视频编码器。该技术将进驻华为云 FACS（FPGA... 阅读详情

2018-10-15 | H.265编解码器, NGCodec, 华为云, 视频编码器, 赛灵思

Vivado使用技巧（21）——仿真中的Debug特性

源代码级别调试 Vivado Simulator提供了在仿真过程中debug设计的特性，通过为源代码添加一些可控制的执行条件来检查出问题的地方。总的来说有三种调试方法： 1.使用Step逐行调试 Step命令一次只执行HDL代码中的一行，从而验证和调试设计。运行仿真后，点击Run->Step或工具栏中的Step可执行该命令。Restart可以将时间复位到TestBench的开始。... 阅读详情

2018-10-15 | Vivado

Xilinx+AWS F1+VP9带来30倍实时转码性能提升

在实时、海量、高并发视频的场景下，FPGA加速找到了自己的发展空间，弥补了VP9在编码复杂度方面的不足，专利费的优势也得以体现。在上周圣何塞举行的XDF（Xilinx开发者论坛）上（视频回放 https://www.xilinx.com/video/events/xdf-2018-silicon-valley-keynote.html... ），Twitch Principal... 阅读详情

2018-10-15 | AWS-F1, HEVC编码器, NGCodec, XCVU9P

Xilinx基于PCIE的部分重配置实现（一）

本博文主要是对基于PCIE（mcap）的部分可重构实现的步骤做一个简单的演示，如有错误之处，欢迎批评指正。值得说明的是，基于PCIE的部分可重构需在ultrascale系列及ultrascale+芯片才能实现，具体哪些系列能实现哪种配置方式如下图所示：图1

2018-10-12 | PCIe, Xilinx, 部分可重构

Alveo U250 数据中心加速器卡

Xilinx® Alveo™ U250 数据中心加速器卡旨在满足现代数据中心不断变化的需求，为重要工作负载（包括机器学习推断、视频转码和数据库搜索与分析）提供比 CPU 高 90 倍的性能。Alveo 加速器卡建立在 Xilinx 16 nm UltraScale™ 架构基础之上，能适应不断变化的加速要求和算法标准，能在不改变硬件的情况下，加速任何工作负载，并能降低总体拥有成本。启用... 阅读详情

2018-10-12 | Alveo-U250, 数据中心加速器卡

MPSOC之8——启动及错误处理

有了BOOT.BIN（fsbl+pmu+atl+uboot）、uImage、uramdisk.image.gz,dtb文件，就可以启动了。把上述文件统统拷贝到SD卡，并设置开发板为SD卡启动。 0. U-BOOT启动参数设置启动参数，然后启动 fatload mmc 0 0x1000000 uImage;fatload mmc 0 0x2000000 uramdisk.image.gz;... 阅读详情

2018-10-12 | MPSoC

学会System Generator（22）——图像采集与输出（数据流方法）

本文是该系列的第22篇。上一篇介绍了使用Image From File和Video Viewer完成图像的采集和输出，并将两部分分别打包为子系统，使其具有通用性。本文将介绍如何使用Simulink提供的回调函数机制，实现从MATLAB工作空间采集和输出图像。 Simulink回调函数机制在空白处右键->Model Properties，切换到“Callbacks”标签下，... 阅读详情

2018-10-12 | System Generator, 图像采集

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。