跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
Altera 推出低于 100 美元的 Agilex 3 AI FPGA,助力边缘 AI 发展
紫光同创联合海图微和深目微共同推出GigE Vision解决方案
CXL 3.1:CXL 标准的进阶之路上,如何将互连性能推向新高?
一文了解赛灵思新一代闪存存储解决方案
今年的闪存峰会 (FMS, Flash Memory Summit ) 重点关注的是非易失性存储器 Express (NVMe)、架构端非易失性存储器 (NVMe-oF)、永久存储器等前沿的存储器技术以及关键的开源软件主题。作为面向主机连接性可投产存储阵列的领先品牌,赛灵思展示了一系列涵盖不同生态系统、合作伙伴和客户的新一代闪存存储解决方案。 数据泛滥的时代 云计算无处不在。...
阅读详情
2018-09-06 |
赛灵思
,
闪存存储
华为云发布国内首款FPGA云视频编码加速服务
近日,华为云联合全球领先视频编码加速方案提供商NGCodec发布国内云上首款基于FPGA平台的视频编码加速服务,该服务提供针对视频直播场景专业优化的H.265编码器Chestnut A,并采用业界领先的FPGA视频流媒体加速技术,对视频直播的编码计算进行极致加速,相对于传统的基于CPU的编码处理将H.265编码性能提升2倍以上,功耗降低2倍以上,码率相对于标准264降低33%以上。而且,...
阅读详情
2018-09-05 |
FPGA云服务
,
H.265
,
NGCodec
,
华为云
,
视频编码
适用于 Xilinx® Zynq®-7、Spartan®-7 和 Zynq®-7000 FPGA 的集成电源参考设计
该参考设计是一种可扩展的电源设计,旨在为基于 FPGA 的 Artix-7、Spartan-7 和 Zynq-7000 系列器件供电。此设计接收来自标准直流电源的电力,并通过明确的 Samtec 插座端子板连接方式为 Xilinx 芯片组和 DDR 存储器的所有电源轨供电。
2018-09-05 |
FPGA
,
TIDA-050000
PYNQ直播:加速电机控制应用中的边缘分析和机器学习部署
你想知道如何为电机控制或者其它工业物联网应用实现远程诊断和预测性维护吗?此次研讨会将通过名为“PYNQ”的革新型架构向您展示赛灵思 Zynq SoC在工业物联网边缘智能和控制应用中的“自适应”的能力。。Python + Zynq= PYNQ。PYNQ是赛灵思公司开发的一个开源项目,旨在让基于赛灵思Zynq的嵌入式系统设计更加容易。...
阅读详情
2018-09-05 |
PYNQ
,
机器学习
,
电机控制
,
边缘分析
Python实现TFTP
一、TFTP协议简单介绍 1、定义 TFTP(Trivial File Transfer Protocol):简单文件传输协议)。 TFTP是TCP/IP协议族中的一个用来在客户端与服务器之间进行简单文件传输的协议,传输不复杂、开销不大的文件。端口号固定为69。 TFTP是一个传输文件的简单协议,它基于UDP协议而实现。 2、特点 简单、占用资源少、基于UDP实现、端口号为69、...
阅读详情
2018-09-05 |
python
,
TFTP
CNN在ZYNQ上的实现
ZYNQ简介 ZYNQ系列是Xilinx推出的高端嵌入式SoC,其在片上集成了ARM处理器和FPGA。ZYNQ与传统的嵌入式CPU相比,具有强大的并行处理能力。开发人员利用FPGA强大的并行处理能力,不仅可以解决多种不同信号处理应用中的大量数据处理问题,而且还能通过加入更多外设来扩展处理系统的功能。ZYNQ通过引入最新的高速AXI-4总线,可轻松实现外设的扩展与高速互访。 ZYNQ...
阅读详情
2018-09-05 |
CNN
,
Zynq
告别选择困难症——区分FPGA与CPLD
如何区分CPLD或FPGA和哪一个更适合自己?这是一个老生常谈的问题,尤其是学生和初学者。如果您也在这个问题上很迷茫,那么就请听小编为您区分FPGA与CPLD。 CPLD 我们先来看看CPLD,在此以Xilinx CoolRunner-II为例。下图是Xilinx CoolRunner-II的架构图。 现在小编为您解释一下上图的内容。 1.该CPLD具有从“功能块1”到“功能块n”...
阅读详情
2018-09-04 |
CPLD
,
FPGA
,
今日头条
基于Vivado HLS的帧差图像实现
作者:晨,来源:FPGA开源工作室 1. 帧差法原理 帧差法的实现非常简单: 如图可见,由目标运动引起的运动变化区域包括运动目标在前后两帧中的共同位置(图中黑色区域)、在当前帧中新显露出的背景区域和新覆盖的背景区域三部分。 数学原理: 2.vivado HLS实现 Vivado HSL是xilinx公司推出的高层次综合工具,使用C/C++就能实现传统的verilog语言进行的开发,...
阅读详情
2018-09-04 |
Vivado HLS
,
帧差法
PCIe学习(三)——PCIe DMA关键模块分析之二
简介 这是学习PCIe DMA传输的第二篇博客,在前一篇中叙述了PCIe DMA传输的部分基础知识,并且较为详细的分析了接收引擎的各个状态,这里接着分析第二个关键模块:发送引擎(BMD_64_TX_ENGINE.v)。 软件:VIVADO2017.4 第一步:模块功能分析 在分析发送引擎的具体操作之前,需要多这个模块实现的功能进行简单的分析。...
阅读详情
2018-09-04 |
PCIe
学会System Generator(15)——三种数控振荡器设计方法
本文是该系列的第15篇。数字控制振荡器(NCO)是FPGA中常用的一个模块,在《FPGA数字信号处理系列》第一篇就对其做了相关介绍。System Generator中的block大致可以分为两类:高层次封装(面向系统级,如第2篇设计中用到的Digital FIR Filter)和低层次封装(面向底层,与FPGA资源的联系更直接)。 本文将采用IIR滤波器、DDS、DDS Compile...
阅读详情
2018-09-04 |
System Generator
,
数字控制振荡器
【视频】高带宽内存
在需要高带宽的应用中使用高带宽内存(HBM)。
2018-09-03 |
高带宽内存
Python的22个编程技巧,Pick一下?
1. 原地交换两个数字 Python 提供了一个直观的在一行代码中赋值与交换(变量值)的方法,请参见下面的示例: x,y= 10,20print(x,y)x,y= y,xprint(x,y)#1 (10, 20)#2 (20, 10) 赋值的右侧形成了一个新的元组,左侧立即解析(unpack)那个(未被引用的)元组到变量 和 。 一旦赋值完成,新的元组变成了未被引用状态并且被标记为可被垃圾回收,...
阅读详情
2018-09-03 |
python
,
编程
FPGA驱动VGA显示静态图片
一 、前言 本文设计思想采用明德扬至简设计法。VGA是最常见的视频显示接口,时序也较为简单。本文从利用显示屏通过VGA方式显示测试图案及静态图片着手带大家接触图像显示应用,算是为后续VGA显示摄像头采集图像以及HDMI高清数字显示方式打个基础。 二、VGA显示原理 关于VGA的详细解释可查看参考文献1,这里主要讲解下根据VGA的分辨率计算时钟频率的方式。以本文使用到的1024*768@...
阅读详情
2018-09-03 |
VGA
系统和芯片架构正在走向异构世界
作者:Jeffrey Burt 有时候,如果你在业务上持之以恒,生意就会找上门来。 数十年来,Xilinx一直是FPGA的领导者,目前仍占有60%的市场份额。英特尔近三年前以167亿美元收购了Xilinx的竞争对手Altera,占据了其余市场的大部分份额。尽管Xilinx多年来一直保持稳定增长,2018财年收入达到创纪录的25.4亿美元,较上年增长8%,...
阅读详情
2018-09-03 |
ACAP
,
异构计算
,
机器学习
数字设计FPGA应用学习笔记
第一章 FPGA基础及电路设计 FPGA基础及电路设计包含两个方面的内容,一个是FPGA基础及7系列FPGA基本原理,另外就是FPGA电路设计,FPG广泛应用于军事、医疗、工业、通信等领域,下面是两款实验板: FPGA基础及7系列FPGA基本原理
2018-09-03 |
FPGA
,
数字设计
‹‹
444 中的第 434
››