活动 | FPGA 开发圈

【Vivado公开课】7月9日基础篇： Vivado 一切超乎想象

Vivado® Design Suite HLx 版本可为设计团队提供实现基于 C 的设计、重用优化、IP 子系统重复、集成自动化以及设计收敛加速所需的工具和方法。与 UltraFast™ 高层次生产力设计方法指南相结合，这种特殊组合经过验证，不仅可帮助设计人员以高层次抽象形式开展工作，同时还可促进重复使用，从而可加速生产力。

2020-07-07 | Vivado-2020.1

报名倒计时，仅剩 13 天！三场特惠培训，机不可失

无论您是使用 Xilinx 产品进行应用设计的专家还是初学者，都可通过参加我们的培训，轻松掌握设计技巧与方法。激发创造力，进一步提升自适应计算系统开发的设计技能。

2020-06-18 | 在线培训

7月研讨会：Vivado 从基础到进阶系列公开课开始报名

2020-06-18 | Vivado

【研讨会】：基于深度学习的视觉与激光雷达解决方案

本次演讲，就目前比较火热的视觉传感器和激光雷达来进行阐述和讨论。还将介绍赛灵思汽车级器件的产品路线、传感器的发展趋势、神经网络在视觉中的加速等。另外，赛灵思在前视系统、环视系统、激光雷达中的应用与解决方案也将一一与您展示。

2020-06-11 | 深度学习, 视觉传感器, 激光雷达

Alveo 精选系列研讨会（六）| 雪湖科技在数据中心以及边缘计算的实践和方案

Wide and Deep 是推荐算法中普及率比较高的一种，它不管是广告推荐还是内容推荐，目前在视频媒体、生活服务等互联网公司都应用的极为广泛，它能够给互联网公司的营收带来很大的增长。此次演讲将介绍如何通过阿里云 FPGA 服务器 F3 或者 Alveo 加速卡来实现广告推荐算法的部署和实现。以此来提升内容推荐的效果。

2020-06-11 | Alveo, 雪湖科技, 边缘计算

Alveo 精选系列研讨会（五）| 基于Alveo 加速卡的 Vitis 应用案例

本期研讨会将通过一些设计实例来带您了解 Vitis 的主要特性，并掌握如何在 Alveo 加速卡上使用 Vitis 实现加速设计的流程；同时还将系统地介绍一下 Vitis 的主要设计资源。适合哪些听众 Alveo 加速卡用户及合作伙伴支持 Alveo 在数据中心和本地部署的技术人员 Alveo 系列板卡配合服务器厂商及客户

2020-06-04 | Alveo

今年的 LVS 线上峰会看什么？Xilinx 带您领略自适应视频处理技术与方案

在今年即将开幕的 LiveVideoStackCon 2020线上峰会上，作为自适应计算的引领者赛灵思再次受邀出席，并将为广大视频/图像处理从业人员带来全新的“构建自适应视频基础设施”的主题演讲。主题演讲将涵盖技术角度、经济角度的多项研究

2020-06-04 | LVS 线上峰会, 视频处理

100小时全情投入的体验-Xilinx OPEN暑期学校报名

构建产学合作平台，培养新工科全栈人才。

2020-05-29 | Xilinx暑期学校

Alveo 精选系列研讨会（四）| 深维科技：基于Alveo加速卡的高性能图像处理方案

通过本次研讨会，您将更详细地了解 Alveo 加速卡的优异性能，以及来自 Deepoly 公司的 ThunderImage 超高性能图像处理方案的加速能力。

2020-05-21 | 深维科技, Alveo加速卡, 图像处理

是时候“KO”时延问题了！

在证券交易领域，行情数据瞬息万变、盈利机会转瞬即逝，因此“低时延”是金融交易追求的核心目标。这也正是Enyx公司备受金融行业青睐的原因：2019年，著名交易技术提供商Vela宣布Enyx为美国股票提供下一代基于FPGA的股票行情自动收录器设备，该设备将延时减少一半以上。

2020-05-20 | 网络时延

如何高效完成高速数字电路设计？参加本期研讨会马上Get

5月22日，是德科技 (Keysight) 携手赛灵思 (Xilinx) 共同举办在线研讨会，将为您介绍针对多种应用的信号完整性仿真与设计解决方案，同时还会选取高速数字电路设计和测试中的典型应用进行分析和举例，助力您更高效的完成高速数字电路的设计和实现。

2020-05-14 | 高速数字电路设计

Alveo 精选系列研讨会三 | 基于 FPGA 方案的超低时延网络应用开发

如今，在以数据为中心的世界里，网络在数据传输方面的性能正在一步步逼近极限。网络应用需要支持数量不断增多的用户连接、扩大支持的带宽范围、降低它们的时延.... Enyx提供基于FPGA的解决方案，为网络应用的开发提供便利。

2020-05-08 | Alveo, FPGA 应用, 网络时延

Alveo 精选研讨会（二）：“浅入深出” 介绍 Xilinx Alveo U50 加速卡的硬件特性

Alveo U50 是赛灵思推出的半高半长规格的加速卡。U50 内置 8GB HBM DRAM，无需外置内存，无须外接辅助电源，可轻松适配各类刀片、机架和异构服务器。应用于各种数据中心网络加速、Fintech加速、AI加速等，保证高带宽同时，降低系统时延。

2020-05-06 | Alveo, Alveo-U50

Alveo 精选系列研讨会（一）| 人和未来：基于 FPGA 的生命科学大数据计算

通过此次研讨会，您将了解 Genetalks 如何借助 Alveo 实现惊人的大数据加速，以及如何借助这一利器为当前的疫情反击和超大数据基因组分析研究与实践提供强大支持

2020-04-17 | Alveo, 人和未来, 生命科学, 大数据计算, 每日头条

2020 Xilinx Vitis/Vitis AI 线上研讨会

唤醒，硬件加速的潜力！2020 Xilinx Vitis/Vitis AI 线上研讨会——这是一个卓越的设计环境，历经5年，投入总计1000个人工年，Vitis 统一软件平台让致力于创新的工程师和科学家们突破固定芯片性能的局限，让一切皆有可能

2020-02-26 | Xilinx, Vitis

精彩推荐

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

FPGA实现ISP CCM和3D LUT调色

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

VCK190 Versal CPM QDMA EP Design 使用Set_Up_Debug示例

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

基于7系列FPGA开发板的LCD1602驱动

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

FPGA调试验证的工具和方法详解

长期以来，人们对用FPGA实现的创新大张旗鼓，对里面使用的FPGA保持秘而不宣。