AMD Xilinx 助力打造超低时延的高频金融交易平台
judy 在 周五, 06/17/2022 - 12:18 提交
本次直播会议我们邀请到了来自 AMD 以及我们的合作伙伴的金融行业专家，共聚一堂与您分享AMD Xilinx 如何满足金融行业对超低时延的需求，以及面向高频交易的加速方案
All node
从底层结构开始学习FPGA----存储单元之触发器、寄存器与锁存器
judy 在 周五, 06/17/2022 - 11:03 提交
在数字电路中存储单元有两种，一种是触发器，一种是锁存器。它们两者最大的区别是：前者通过时钟沿到来改变存储的输出状态，后者是通过电平变换来改变存储的输出状态。
AMD打磨AI战略：赛灵思、GPU、软件计划浮出水面
judy 在 周五, 06/17/2022 - 10:42 提交
近日，AMD举行2022年金融分析师日活动，在活动中公司高管表示，AMD拥有适合的芯片和软件在更广泛的AI领域开拓疆土。
Versal ACAP 设计指南
judy 在 周四, 06/16/2022 - 14:57 提交
本文档涵盖了以下设计进程：系统和解决方案规划，即确认系统级别的组件、性能、I/O 和数据传输要求，包括解决方案到 PS、PL 和 AI 引擎的应用映射。
AMD芯片定制，向第三方Chiplet打开大门
judy 在 周四, 06/16/2022 - 11:24 提交
随着 AMD 起航以制造更符合客户喜好的产品，AMD打开了芯片新大门。详细介绍了模块化芯片的未来，客户可以在定制芯片封装中混合和匹配非 AMD 处理器。
Xilinx ChipScope 的使用 ICON/ILA/VIO
judy 在 周四, 06/16/2022 - 10:10 提交
FPGA与STM32等嵌入式开发最大的一个优点就是，可以在时序仿真阶段验证超过90%的功能，发现90%的问题
Vivado ML 2022.1 的新增功能
judy 在 周四, 06/16/2022 - 09:43 提交
本视频介绍了此版本中的新功能和增强功能，包括 Versal® 设计的结果质量 (QoR) 改进、基于 ML 的资源估计、面向 Versal 器件的 ML 策略运行以及其他器件支持。
看门狗 (SWDT) 在Zynq MPSoC 上的使用技巧
judy 在 周三, 06/15/2022 - 16:18 提交
在Zynq MPSoC的器件里，PS (Processing System )集成了三个看门狗，分别是CSU SWDT，LPD SWDT和FPD SWDT。CSU SWDT用于保护CSU与PMU及其相关连接。
从底层结构开始学习FPGA----MUX多路选择器（Multiplexer）
judy 在 周三, 06/15/2022 - 11:18 提交
多路选择器MUX是一个多输入、单输出的组合逻辑电路，一个n输入的多路选择器就是一个n路的数字开关，可以根据通道选择控制信号的不同