UltraScale的LVDS的使用
judy 在 周二, 06/21/2022 - 15:41 提交
LVDS是一种低摆幅的差分信号技术，使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。
All node
基于ZCU104 USB3.0的UVC Camera实现
judy 在 周二, 06/21/2022 - 10:40 提交
Zynq UltraScale+ MPSoC EV系列含有大量的视频输入接口，接入的视频流经过PL侧的逻辑处理后，通过USB3.0实现UVC输出各种高分辨率、高帧率、特殊格式的视频流
Vitis AI 优化器用户指南 (v2.5)
judy 在 周二, 06/21/2022 - 10:35 提交
本文提供优化神经网络模型的能力。
从底层结构开始学习FPGA----移位寄存器
judy 在 周二, 06/21/2022 - 09:53 提交
移位寄存器内的数据可以在移位脉冲（时钟信号）的作用下依次左移或右移。移位寄存器不仅可以存储数据，还可以用来实现数据的串并转换、分频，构成序列码发生器、序列码检测器
聊聊FPGA原型验证
judy 在 周一, 06/20/2022 - 15:45 提交
做FPGA的人很多，但其中做原型验证的人可能就比较少了，我做了一年多的FPGA原型验证，今天简单聊聊自己的一点感触。
Xilinx Bit文件格式详解
judy 在 周一, 06/20/2022 - 11:15 提交
Xilinx FPGA支持多种程序文件格式，如.bit/.bin/.rbt/.isc，最常用的为.bit格式，一般用于调试时下载到FPGA片内RAM，掉电会丢失
FPGA AMBA APB Bridge
judy 在 周一, 06/20/2022 - 10:15 提交
APB总线作为AMBA体系中低速的总线，通常用于CPU访问或者配置低速外设的寄存器。APB总线的功能与AXI-Lite总线相似
Teledyne e2v：通过杂散抑制IP，立即将宽带ADC的动态性能提高约10 dBFS
judy 在 周一, 06/20/2022 - 09:47 提交
DX4 - 与Xilinx Kintex® Ultrascale FPGA兼容的后处理算法可在宽带应用中提供高达10 dBFS的SFDR动态杂散抑制和接近1个有效位的额外分辨率。
Vitis AI 2.5正式发布，让 AI 加速体验更上一层楼
judy 在 周五, 06/17/2022 - 15:49 提交
本文将对 Vitis AI 2.5 的新功能及优化进行概述。