All node | FPGA 开发圈

【视频】整体应用加速

judy 在周二, 09/15/2020 - 10:05 提交

在本次网络研讨会上，我们将展示 Vitis 和 Vitis AI 如何帮助开发人员在 Xilinx 平台上加速整个应用。

judy 在周二, 09/15/2020 - 09:51 提交

这里主要介绍三种跨时钟域处理的方法，这三种方法可以说是FPGA界最常用也最实用的方法，这三种方法包含了单bit和多bit数据的跨时钟域处理，学会这三招之后，对于FPGA相关的跨时钟域数据处理便可以手到擒来

judy 在周二, 09/15/2020 - 09:28 提交

Zynq® UltraScale+™ RFSoC ZCU1275 特性描述套件提供您对集成型 ADC 和 DAC 以及 Zynq UltraScale+ XCZU29DR-2FFVF1760E RFSoC 上提供的 GTY 和 GTR 收发器进行特性描述和评估时所需的一切。

judy 在周一, 09/14/2020 - 15:54 提交

MPSoC是Xilinx基于16nm工艺推出的异构计算平台，由于灵活、稳定，在业界得到了广泛的使用。异构计算是一个比较新的领域，需要协调硬件设计、逻辑设计、软件设计，对工程师的要求很高。实际设计过程中，很多工程师对实现PS/PL之间的数据交互感到头疼。本文将介绍主要的PS/PL之间的数据交互办法。

judy 在周一, 09/14/2020 - 14:43 提交

安全套接字层 (SSL) 或传输层安全 (TLS) 在 Xilinx® Alveo™ 卡上提供完整的 TCP 卸载引擎 (ToE)，是提高系统级性能的理想选择，因为它提供 TCP 和加密工作的完全卸载。

judy 在周一, 09/14/2020 - 09:40 提交

PYNQ作为一套开源框架，其一大优势是软件框架的兼容性，正如PPT中介绍的，基于PYNQ框架，我们不仅可以接入常用的Numpy, Pandas等，也可以接入机器人操作系统ROS。

judy 在周一, 09/14/2020 - 09:31 提交

glitch：毛刺，glitch-free clock switching circuit：无毛刺时钟切换电路，今天讨论的主题就是如何实现时钟的无毛刺切换，本文将从有毛刺的时钟切换电路、无毛刺的源同步时钟切换电路、无毛刺的异步时钟切换电路三方面展开

judy 在周五, 09/11/2020 - 14:18 提交

Xilinx Alveo 卡为金融证券和期货交易系统定制的快速风险控制解决方案。

judy 在周五, 09/11/2020 - 10:13 提交

本文提供了使用lwIP库为基于Zynq® UltraScale+™器件的嵌入式系统增加网络功能的设计。

judy 在周五, 09/11/2020 - 09:58 提交

随着基于云的网络的增加，大量数据流入和流出企业网络，企业网络中的流量也呈指数增长。下一代防火墙安全设备需要具有高处理能力的高级安全方案和威胁防御措施，以及恶意软件检测功能。