FPGA复位的正确打开方式
judy 在 周一, 07/13/2020 - 09:41 提交
本篇文章参考Xilinx White Paper：Get Smart About Reset: Think Local, Not Global。但如果认真看了Xilinx的White Paper，就会对复位有了新的认识。我们把White Paper的内容总结为下面4个问题
All node
【下载】在Xilinx器件上具有INT4优化的卷积神经网络
judy 在 周五, 07/10/2020 - 14:42 提交
INT8提供了比浮点数更好的性能，精度可与AI推论相比。但是，如果INT8在有限的资源下无法满足所需的性能，则INT4优化就是答案。通过INT4优化，与当前的INT8解决方案相比，Xilinx可以在实际硬件上实现高达77％的性能提升。
开发者分享 | 利用 RF Data Converter 保持同步
judy 在 周五, 07/10/2020 - 14:26 提交
现代 RF 信号链对于跨多通道的数据转换器性能具有极高的要求。换言之，对于赛灵思 RF Data Converter 而言，关键要求之一是在多个 ADC/DAC Tile、RFSoC 器件甚至开发板之间都必须保持同步。了解赛灵思如何探索多块同步 (Multi-Tile Synchronization) 问题解决之道
参赛指南 | 如何立刻马上加入赛灵思自适应计算挑战赛
judy 在 周五, 07/10/2020 - 10:08 提交
赛灵思与Hackster.io携手推出的首届赛灵思自适应计算挑战赛现已拉开序幕。赛灵思诚邀独立开发者和初创企业参赛，借助Vitis™ 统一软件平台和 Vitis AI 发挥杰出才能，为加速工作负载开发创意设计解决方案。两项竞赛的报名已于 2020 年 7 月 7 日正式启动。以下是本次竞赛的参赛指南
PCIe系列第四讲、存储器、配置、IO读写请求和原子操作、消息报文
judy 在 周五, 07/10/2020 - 09:34 提交
本文将着重讲述TLP的存储器、配置、IO读写请求和原子操作、消息报文几种操作请求，其中主要从其结构和特点进行分析。
基于 FPGA 的数据中心 Load Balancer 加速解决方案
judy 在 周四, 07/09/2020 - 15:58 提交
恒扬数据基于FPGA的数据中心LoadBalancer加速解决方案通过提供高性能网关加速服务，可以帮助客户数倍提升基于软件的网络LoadBalance性能，快速缓解数据流量激增带来的性能压力，并大幅削减扩容带来的费用开支。
【视频】在 HPE ProLiant 上演示 Xilinx 实时视频服务器一体机
judy 在 周四, 07/09/2020 - 10:43 提交
在此视频中，我们展示了一个 Xilinx 实时视频服务器一体机参考架构，该一体机使用 8 个 Alveo™U50 数据中心加速卡构建。使用此架构，在带有 AMDEPYC® 处理器的 HPE Proliant DL-385 服务器上实现高质量 1080p 实时视频流的实时解码/编码。
关注小编不迷路，今年 WAIC 看什么？
judy 在 周四, 07/09/2020 - 09:55 提交
2020世界人工智能大会，
观展指南来了！！
关注小编不迷路
小编带您逛展会 - 仅限赛灵思展位哈
嘿嘿~
首先，重磅介绍 ——
7月10日，约摸 12:30 左右
Xilinx FIR IP的介绍与仿真
judy 在 周四, 07/09/2020 - 09:32 提交
Xilinx FIR IP的介绍与仿真
VMWare 在 vSphere 上验证 Alveo FPGA 的机器学习推断性能
judy 在 周三, 07/08/2020 - 14:55 提交
近期，在推动 IT 基础设施向异构计算转型的过程中，赛灵思与 VMware 展开协作，在 VMware 的云计算虚拟化平台vSphere上测试 FPGA 加速。由于赛灵思 FPGA 越来越广泛地应用于 ML 推断加速，本文将展示的是如何将赛灵思 FPGA 与 VMware vSphere 相结合，在虚拟部署和裸机部署上实现基本相同的高吞吐量、低时延 ML 推断性能。