【视频】DFX 培训系列课程 - 布局规划（中文字幕）
judy 在 周一, 05/18/2020 - 09:26 提交
本视频围绕 UltraScale 和 UltraScale+ 架构，回顾了 DFX 布局规划基本信息；并提供了通过创建更优化的布局规划来改善设计结果的策略和技巧。
All node
SV中如何调用C函数
judy 在 周一, 05/18/2020 - 09:18 提交
在仿真验证中，SV语言不能很好的描述复杂的计算或者流程关系，使用软件语言（比如C）就比较方便。那么当我们使用C描述了这些关系后，如何在基于SV的仿真环境中使用呢？有两种方式，一种是将C编译为可执行文件，利用系统函数进行调用。另
Vitis 从入门到实践，需要几“部”？
judy 在 周五, 05/15/2020 - 16:35 提交
各位开发者小伙伴请听题：
请问，Vitis 从入门到实践需要几步？
这个过程比大家想象中简单
答案是：只需四“部”
为什么是四“部”？
答案马上揭晓
开发者手记 | 我与XILINX
judy 在 周五, 05/15/2020 - 09:41 提交
初识XILINX，是PYNQ-Z2。当时刚学完学校的数字电路课程，对FPGA并不了解，学校课程也仅仅是用VHDL验证了一些基础的FPGA实验，例如生成一个n进位序列码。并不知道FPGA有这么广阔的应用。在一次王伟博士的培训上，我第一次接触到了PYNQ。在讲座中，我运行了一个PYNQ的demo。通过USB摄像头检测边缘处理
【视频】赛灵思嵌入式软件堆栈（中文字幕）
judy 在 周五, 05/15/2020 - 09:23 提交
赛灵思嵌入式处理产品组合中的赛灵思嵌入式软件堆栈组件简介。
【分享】更改VCU TRD 2019.2的PetaLinux工程的HDF文件后，编译失败
judy 在 周五, 05/15/2020 - 09:14 提交
VCU TRD 2019.2配套有多个硬件工程。每个硬件工程中的PL设计不一样，需要的devicetree的节点不一样。PetaLinux根据XSA/HDF文件，生成对应的pl.dtsi。换XSA/HDF文件，新的pl.dtsi可能增加或者减少了devicetree的节点
【视频】Versal ACAP：Keysight AI 引擎演示
judy 在 周四, 05/14/2020 - 15:54 提交
作为最早采用 Versal ACAP 的企业，Keysight Technologies 展示了如何使用 Versal ACAP AI 引擎来加速 5G 及更高版本的高级分析。
千兆以太网（4）：发送——ODDR原语和Wireshark抓包工具
judy 在 周四, 05/14/2020 - 14:35 提交
FPGA 传输的数据为单沿数据，而 PHY 传输的数据为双沿数据，所以FPGA 发送心跳包的最后需要使用 ODDR 原语将单沿数据转换为双沿数据。通常情况下 FPGA 处理数据使用的时钟为晶振产生的时钟（FPGA 时钟），而 FPGA 传输来的数据经过ODDR 原语后转换为双沿的数据都是和 PHY 的时钟同步
如何高效完成高速数字电路设计？参加本期研讨会马上Get
judy 在 周四, 05/14/2020 - 09:24 提交
5月22日，是德科技 (Keysight) 携手赛灵思 (Xilinx) 共同举办在线研讨会，将为您介绍针对多种应用的信号完整性仿真与设计解决方案，同时还会选取高速数字电路设计和测试中的典型应用进行分析和举例，助力您更高效的完成高速数字电路的设计和实现。
业界第一个真正意义上开源100 Gbps NIC Corundum介绍
judy 在 周四, 05/14/2020 - 09:09 提交
Corundum是一个基于FPGA的开源原型平台，用于高达100Gbps及更高的网络接口开发。Corundum平台包括一些用于实现实时，高线速操作的核心功能，包括：高性能数据路径，10G/ 25G / 100G以太网MAC，PCIExpress第3代，自定义PCIeDMA引擎以及本机高精确的IEEE 1588 PTP时间戳