Alveo U30 数据中心加速器卡
judy 在 周一, 06/22/2020 - 14:39 提交
Xilinx® Alveo™ U30 是一款基于 PCIe 的小尺寸媒体加速卡，可为实时流媒体视频服务提供商、OEM 厂商以及内容分发网络 (CDN) 提供高密度的实时转码解决方案。U30 加速器卡随 Xilinx 实时视频服务器一体机参考架构 （高通道密度版）同时推出，由 Xilinx 的 OEM 和 VAR 合作伙伴提供。
All node
Zynq-7000 SoC：嵌入式设计教程（v2020.1）
judy 在 周一, 06/22/2020 - 11:20 提交
本文演示了使用Vivado®Design Suite和Vitis™软件平台构建基于Zynq®-7000SoC处理器的嵌入式设计。提供有效的嵌入式系统设计教程。
Xilinx FPGA的XADC测试笔记
judy 在 周一, 06/22/2020 - 10:06 提交
Xilinx 7系列FPGA内置了一个模数转换模块，称为XADC。XADC内部集成了两个最高1MHz采样率，1Vpp的ADC模块，可以采集FPGA外部输入的模拟信号并转为数字信号。XADC不需要外接任何输入信号，就可以测量FPGA内部的温度，VCCINT，VCCBRAM，VCCAUX电压。
构建更理想的原型验证平台
judy 在 周一, 06/22/2020 - 09:44 提交
当我们打算进行ASIC或是SoC原型验证的时候， FPGA或许是我们最好的选择。各大厂商正努力提升工艺水平，制造拥有更高逻辑密度和更大I/O 数量的FPGA。Xilinx 未来将要上市的VU19P拥有 900 万个系统逻辑单元，为搭建当今最复杂 SoC与ASIC的原型与提供了条件。
【开发者分享】在 Versal 器件上初始化 1G 以太网接口
judy 在 周五, 06/19/2020 - 14:43 提交
Versal™ ACAP（自适应计算加速平台）是高度集成化的多核计算平台，可通过灵活的自适应能力来满足不断变化的动态算法的需求。VCK190 是赛灵思最早发布的 Versal AI Core 评估器件之一。本篇博文将为您详解如下所述设计创建步骤：
【干货分享】 MPSoC的芯片启动流程
judy 在 周五, 06/19/2020 - 10:17 提交
本文介绍MPSoC的芯片启动流程
【下载】将 Vivado HLS 设计移植到 Catapult HLS 平台
judy 在 周五, 06/19/2020 - 09:24 提交
本白皮书探讨如何将 Xilinx® Vivado® HLS 环境中开发的现有 HLS 设计移植到 Mentor 的 Catapult® HLS 平台中。
【视频】赛灵思嵌入式软件工具 2020.1 中的新功能
judy 在 周五, 06/19/2020 - 09:17 提交
了解嵌入式软件（如 Linux、Xen Hypervisor 和免费实时操作系统）与构建工具（如 Yocto 和 PetaLinux）在 2020.1 发布周期中的新特性。 该视频将详细介绍在该发布周期中所有的新增功能与修改内容
【直播回放】ImaginationA系列GPU图形图像技术
在本次直播课中，我们将深入探讨A系列架构，探索其新功能和指令集，并讨论如何充分利用其行业领先的图形和计算性能。
通过本次直播课您将：
报名倒计时，仅剩 13 天！三场特惠培训，机不可失
judy 在 周四, 06/18/2020 - 15:33 提交
无论您是使用 Xilinx 产品进行应用设计的专家还是初学者，都可通过参加我们的培训，轻松掌握设计技巧与方法。 激发创造力，进一步提升自适应计算系统开发的设计技能。