All node | FPGA 开发圈

【下载】Alveo U200 和 U250 数据中心加速器卡数据手册（中文版）

judy 在周三, 06/03/2020 - 15:06 提交

本文描述赛灵思 Alveo™ U200 和 U250 加速器卡的规格。

人工智能的发展

judy 在周三, 06/03/2020 - 14:46 提交

得益于人工智能的发展，它在机器人、物联网和智能个人助理（如Siri和Alexa）等方面创造了惊人的发展。那什么是人工智能呢？人工智能最简单的定义是：收集有关世界的数据，并利用这些数据进行短期和长期的预测。

lwip 是瑞典计算机科学院(SICS)的 Adam Dunkels 开发的一个小型开源的 TCP/IP 协议栈。实现的重点是在保持 TCP 协议主要功能的基础上减少对 RAM 的占用。LwIP 是 Light Weight (轻型)IP 协议，有无操作系统的支持都可以运行。LwIP 实现的重点是在保持 TCP 协议主要功能的基础上减少对 RAM 的占用，它只需十几 KB 的 RAM 和 40K 左右的 ROM 就可以运行

Vivado管脚定义方法

joycha 在周三, 06/03/2020 - 08:25 提交

赛灵思的文档繁多，本来可以用简单的方法能够实现，却没有简明的文档进行说明，给新进者带来困扰，下面我来介绍下用Vivado工具定义管脚的两种方法。

【分享】Linux的非对齐访问

judy 在周二, 06/02/2020 - 17:18 提交

Linux下，可以在设备树里保留一段内存，留给用户自己管理和使用，Linux保证不会使用保留内存。在使用中，有人发现，保留内存不能使用非对齐的方式访问。经研究，如果在保留内存时，声明了“no-map”属性，Linux会把这段内存映射为strongly order模式，不支持非对齐的方式访问。

GTX板间传输笔记

judy 在周二, 06/02/2020 - 11:07 提交

GTX是kintex-7系列FPGA内部的高速数据收发器硬核模块，专门用于FPGA与外部的高速数据通信，目前许多常用的高速协议（比如JESD204、PCIE、SATA、SGMII接口的以太网等）的实现都需要用到GTX。GTX的基本内容以前介绍过了，这里不再叙述。该篇主要记录两片FPGA利用各自的GTX实现高速数据的收发过程

Xilinx FPGA 芯片命名规则与查询方法

guanxiao_505740 在周二, 06/02/2020 - 09:40 提交

Xilinx 公司的芯片有一整套命名规则，可以通过相关文档查阅。

Alveo卡的区块链硬件加速器解决方案

judy 在周二, 06/02/2020 - 09:19 提交

区块链具有广泛的互联网应用。它可通过设计来分散，因此是许多传统事务处理系统的替代方案。为了使区块链系统可行（可扩展性、可互操作性和可持续性），与区块链相关的复杂耗时／耗电的加密工作应该转移到加速系统中。我们的解决方案是一款安全的公共密钥基础架构引擎，可用来卸载计算密集型公共密钥工作，比如签名生成与验证

MII2RGMII IP核使用设计举例

judy 在周一, 06/01/2020 - 15:52 提交

本例程将 PS 的 ETH1 通过 EMIO 方式引出，通过 EMIO 引出的 ETH 为 GMII 接口，将其与 GMII to RGMII IP 核连接后转换成 RGMII 接口，然后与外部子卡中的 88E1512 芯片连接。在 PS 端通过 SDK 自带的 lwip echo server 例程通过子卡，以 RJ45 电口与 PC 机实现 TCP 网络通信

【分享】Xilinx最新7nm器件Versal处理器列表，及Vitis能创建的模板软件工程

judy 在周一, 06/01/2020 - 11:20 提交

Xilinx的28nm、16nm SoC在业界应用非常广泛。最近也发布了7nm的SoC器件Versal VC1902和对应的开发板VCK190。Versal是新一代的异构计算平台，包含A72、R5、及内部管理用的CPU。Versal的软件开发工具是Vitis。