采用 Vitis 技术的 Ultra96 (v1)：DPU 集成与 MIPI 平台教程
judy 在 周三, 06/10/2020 - 17:48 提交
Ultra 96™ 是构建边缘用例机器学习应用的绝佳平台。Zynq® MPSoC ZU3 器件采用的 96 电路板的外形尺寸以及可编程逻辑，使其能够灵活地添加用于此类终端应用视频输入的通用 MIPI CSI2 RX 标准接口。同时为了驱动高性能、低功耗机器学习边缘应用，也可以将赛灵思深度学习处理单元 ( DPU ) 集成到设计中。
All node
【下载】Xilinx 快速仿真器：用户指南
judy 在 周三, 06/10/2020 - 09:52 提交
本指南为 Zynq-7000 AP SoC、Zynq® Ultrascale+™ MPSoC 和 MicroBlaze™ 器件在 Xilinx® 虚拟仿真平台 (QEMU) 上进行软件开发提供了全面的指导。包括入门和快速参考信息，以及如何调试和创建QEMU启动映像的信息。
整合Xilinx PetaLinux工程编译和Open Source U- Boot/Linux编译
judy 在 周三, 06/10/2020 - 09:43 提交
PetaLinux是Xilinx基于Yocto推出的Linux开发工具。Yocto是业界主流的Linux发行版的构建工具，它不仅可以从源代码编译Linux 内核，还可以编译Linux发行版必须的数以千计的的应用程序，功能非常强大。Yocto的出现，大幅度降低了构建嵌入式Linux发行版的难度
Vivado2018 中使用modelsim联合仿真
judy 在 周三, 06/10/2020 - 09:28 提交
vivado 中使用modelsim联合仿真
【视频】赛灵思嵌入式Linux构建流程：PetaLinux工具
judy 在 周二, 06/09/2020 - 16:18 提交
在本视频中我们将简单介绍 PetaLinux 工具开发与构建环境此环境支持客户构建以赛灵思器件为目标的 Linux 版本，并快速评估赛灵思嵌入式平台。
Block RAM与Distributed RAM
judy 在 周二, 06/09/2020 - 15:10 提交
Block RAM与Distributed RAM，简称为BRAM与DRAM， 要搞清楚两者的区别首先要了解FPGA的结构： FPGA=CLB + IOB+Block RAM CLB。一个CLB中包含2个Slice、8位寄存器、多路选择器、进位链等。
【下载】PetaLinux 工具文档：参考指南
judy 在 周二, 06/09/2020 - 10:32 提交
PetaLinux 是一种嵌入式 Linux 软件开发套件 (SDK)，主要用于赛灵思 FPGA 基片上系统设计。本指南提供有关使用PetaLinux工具的操作和参考信息。
Vivado中差分时钟的配置方法
judy 在 周二, 06/09/2020 - 09:32 提交
由于开发板DIGILENT Genesys2 的开发手册中说明了自带的时钟IP核为差分时钟，所以研究了下Vivado中差分时钟的配置方法
【分享】 在Vivado里关闭R5/GPU，降低Xilinx MPSoC的功耗
judy 在 周一, 06/08/2020 - 15:36 提交
有些应用中，需要降低Xilinx MPSoC的功耗。缺省设置中，R5/GPU都被使能。如果需要省电，可以在Vivado里关闭R5/GPU。步骤如下：
1. 选中 MPSoC IP，在右键菜单中选择Block Properties.
2. 在窗口Block Properties中，选择Properties.
【周末创客】电机控制
judy 在 周一, 06/08/2020 - 14:09 提交
IIoT-SPYN是一个基于IIoT-EDDP开源平台和PYNQ软件框架的项目，它展示了如何在PYNQ开源框架下对电机进行控制、监视、捕获数据、可视化和分析。PL侧包含了对电机控制、状态采集的模块。在PYNQ中加载比特流后，就可以访问到这些已实现好的模块，对电机进行控制和状态检测。