ZYNQ+Vivado2015.2系列（十）MIO/EMIO再识，MIO的引脚“复用”，EMIO当作PS的接口连接PL
judy 在 周一, 12/17/2018 - 17:30 提交
前面我们介绍过EMIO，但是不详细。MIO是PS的IO接口，这个M代表的是Multiuse，也就是多用途，在下图中我们可以看到54个MIO连接这么多东西，必须得复用，所以当我们开发的时候需要的功能配置上，不需要的去掉，防止IO口被占用
All node
【视频】SDAccel 内核接口的硬件调试
judy 在 周一, 12/17/2018 - 17:29 提交
了解 SDAccel 提供的硬件调试功能，如何查看与内核之间的实时 AXI 传输，以及如何准备主机代码以使用 SDAccel 硬件调试功能。
逻辑电平之互连电流倒灌（9）
judy 在 周一, 12/17/2018 - 17:28 提交
在逻辑电平互连的过程中，经常会出现电流倒灌的现象。本篇从IO口的结构出发，分析电流倒灌的原因及解决措施
2023年全球机器视觉技术市场将达 248 亿美元
judy 在 周一, 12/17/2018 - 10:12 提交
市场研究公司 BCC Research 在 2018 年 9 月公布了最 新的《机器视觉技术全球市场报告》。报告中指出，由于 受到制药、食品和饮料以及汽车行业强劲需求的驱动，全球机器视觉技术市场在规模上已经达到了一个新高度。
Vivado使用指南（三）：如何设置Vivado压缩BIT文件
judy 在 周一, 12/17/2018 - 09:11 提交
在调试Vivado 过程中，由于生成的BIT文件过大，而我使用的FLASH又是32MBIT的，出现了FLASH过小，无法烧录的情况。网上搜索到的方法都是说“generate progamming file下会有一个属性，进去了在-g compress后面打勾”，但是我使用的是VIVADO2017.2,该版本根本找不到这个选项。于是只能自己慢慢摸索，终于，找到了两种方法
PYNQ上手笔记（5）——采用Vivado HLS进行高层次综合设计
judy 在 周五, 12/14/2018 - 17:26 提交
实验中文件中包含一个矩阵乘法器的实现，实现两个矩阵inA和inB相乘得出结果，并且提供了一个包含了计算结果的testbench文件来与所得结果进行对比验证。
【视频】Skreens 参加 XDF Silicon Valley 2018
judy 在 周五, 12/14/2018 - 17:23 提交
Skreens 展示了其系统解决方案，用于在 Xilinx FPGA 上开发加速视频和机器学习应用，和/或将加速视频处理集成到现有产品中。
FPGA应用供电设计一点通
judy 在 周五, 12/14/2018 - 17:18 提交
被广泛应用于各种产品，具有开发时间短、成本效益高以及灵活的现场重配置与升级等诸多优点。很多新型FPGA利用先进的技术实现低功耗和高性能。他们通过新的制造工艺降低了内核电压，从而扩大电源电压范围并提高电流量。很多FPGA对每个电源轨的供电需求不尽相同
斯坦福全球AI报告：中国机器人部署量涨500％
judy 在 周五, 12/14/2018 - 09:59 提交
刚刚，斯坦福全球AI报告正式发布。今年的报告，从学术、工业、开源、政府等方面详细介绍了人工智能发展的现状，并且记录了计算机视觉、自然语言理解等领域的技术进展。
ZYNQ QNX开发——PL串口设备驱动遇到的问题
judy 在 周五, 12/14/2018 - 09:17 提交
在ZedBoard上开发基于QNX操作系统PL部分UART设备驱动的过程中遇到了一点问题，问题原因不明但总结下来给大家提供参考，也以便以后对QNX的进一步了解后回顾这些问题。