All node | FPGA 开发圈

Xilinx FPGA常用时钟原语有哪些?

judy 在周一, 08/12/2024 - 09:39 提交

今天来聊一聊Xilinx时钟管理原语，包括它们的定义、分类以及在设计中的应用。

judy 在周五, 08/09/2024 - 11:36 提交

FPGA技术能够以低功耗和低延迟实现复杂的神经网络，同时还能连接大量外设并提供对工业应用非常重要的高稳定性

judy 在周五, 08/09/2024 - 10:33 提交

汽车行业如今正处于技术飞跃的关键转折点，这次转变甚至要比从马车到汽车的转变更具革命性。这场变革迫在眉睫

judy 在周五, 08/09/2024 - 09:38 提交

UCIe是一种开放的行业架构标准，可在不同chiplet之间提供die-to-die之间的接口，解决物理芯片间 I/O 层、芯片间协议和软件堆栈问题。

judy 在周五, 08/09/2024 - 09:17 提交

易灵思将展示最前沿的16nm钛金系列 TJ375 FPGA芯片技术和相关应用。

judy 在周四, 08/08/2024 - 17:45 提交

国数集联基于FPGA与自主研发的CXL协议IP的先进特性，可实现CPU、GPU、DDR、SSD、FPGA等多类异构资源的系统性融合

judy 在周四, 08/08/2024 - 15:34 提交

本次研讨会智多晶将首次公开最新研发的SA5T-366，SA5T-200，SA5T-100，SA5Z-30等FPGA产品

judy 在周四, 08/08/2024 - 09:54 提交

此次技术日以“边缘 · 智能”为主题，立足于可编程技术，探讨芯片异构架构，围绕机器视觉、工业运动控制、人工智能和硬件加速仿真等核心议题展开交流。

judy 在周四, 08/08/2024 - 09:32 提交

今天搭建基于 Yolov3 在FPGA上运行对象检测的示例，侧重过程。

judy 在周三, 08/07/2024 - 16:17 提交

AMD QDMA子系统的PCI Express (PCIe)实现了高性能的DMA与PCI Express®3.x集成块，具有多个队列的概念

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。