博客

Xilinx AXI VIP使用教程

2023-07-27 | AXI接口

Vivado-UART驱动教程

2023-07-27 | UART, Vivado

雷达信号处理 | 快速傅里叶变换(FFT)中的增益损失

2023-07-26 | 雷达信号处理, 傅里叶变换

一个req-ack接口引发的血案

2023-07-24 | FPGA, req-ack接口

手把手教你打包一个自己的Vivado IP核

2023-07-21 | Vivado, IP核

IP库新增多种颜色转换空间IP

2023-07-19 | IP库, FPGA

MIG IP核的使用——DDR接口专栏（二）

2023-07-18 | DDR接口, IP核, 高速接口

你的代码是如何上传服务器？

2023-07-17 | 代码, 服务器

Vivado将.v文件作为模块加入Block Design

2023-07-17 | Vivado, Zynq

【Verilog我思我用】-generate

2023-07-14 | Verilog, generate

FPGA的程序加载速度

2023-07-14 | FPGA, 程序加载

Vivado综合、布线太慢了？告诉你个小技巧。

2023-07-13 | Vivado, 布线, FPGA综合

ZCU106的PYNQ移植

2023-07-13 | ZCU106, PYNQ

ADC也分很多类，你知道几种？

2023-07-13 | ADC

Vivado爬坑指南（2）

2023-07-11 | Vivado