跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
博客
在HLS中插入HDL代码
本文介绍一种在HLS中插入HDL代码的方式,结合两者的优势为FPGA开发打造一把“利剑”。
2024-07-15 |
HLS
,
HDL
,
FPGA
加速AI算法中矩阵乘法的FPGA实现
随着大模型越来越火,算力成了绝对的稀缺资源,因此现在很多的研究方向都是如何降低AI算法中的运算
2024-07-12 |
AI技术
,
FPGA
,
矩阵乘法
Verilog数值表示详解
FPGA开发中,Verilog的数值表示方式需要理解透彻,今天详细介绍一下Verilog中的数值表示方法。
2024-07-12 |
Verilog
,
FPGA开发
基于FPGA的SD卡读写操作(一)
本文介绍写SD卡的理论知识,主要包括SD卡分类、容量、速度、管脚、物理结构以及命令控制等。
2024-07-09 |
FPGA
,
SD卡
Verilog中常用编译指令
本文将详细介绍Verilog中的编译指令,帮助大家更高效地进行硬件设计。
2024-07-09 |
Verilog
,
编译指令
Xilinx 7系列FPGA DDR3控制器——mig使用总结(仿真)
在使用mig控制器的时候,我们应该怎么仿真呢?关于这个问题其实有2个观点
2024-07-05 |
7系列FPGA
,
DDR3控制器
FPGA的综合和约束的关系
为了仿真SystemVerilog网络列表,需要每个组件的仿真模型。目标ASIC或FPGA供应商将提供用SystemVerilog编写的仿真库
2024-07-03 |
FPGA
,
SystemVerilog
,
约束
简谈FPGA比特流结构
比特流是一个常用词汇,用于描述包含FPGA完整内部配置状态的文件,包括布线、逻辑资源和IO设置。
2024-07-02 |
FPGA
,
比特流
5G NTN多普勒频偏补偿方法
基于5G NTN的技术方案将是未来卫星互联网的重要发展方向之一,随着3GPP R-18的冻结,5G-A将在近两年全面落地。
2024-07-02 |
5G-NTN
,
多普勒频移
使用机器学习进行FPGA的执行时间与功耗预测
本文介绍了一种使用机器学习(ML)准确预测FPGA上应用程序执行时间和功耗的方法。
2024-07-01 |
机器学习
,
FPGA
Vivado仿真前100ns为何激励不生效?
在Vivado的Post-Synthesis Timing Simulation中,为何前100ns的数据不变化?
2024-06-28 |
Vivado
ZYNQ MPSOC浅说
Zynq UltraScale+ MPSoC PL 部分等价于 FPGA。简化的 FPGA 基本结构由 6 部分组成,分别为可编程输入/输出单元、基本可编程逻辑单元
2024-06-28 |
Zynq
,
MPSoC
加州大学颠覆性大模型架构,FPGA重回AI舞台?
最近加州大学发布了一篇文章,文章介绍了一种名为MatMul-free语言模型的新技术。
2024-06-27 |
AI技术
,
CNN
,
FPGA加速器
打开vivado看到的是乱码?别着急,一个程序批量搞定!
vivado打开工程,可能发现verilog代码中的中文注释竟然是乱码,这大概率上是vivado的默认编码格式和你工程文件的编码格式不同导致的。
2024-06-26 |
Vivado
通信系统中常见的中射频设计方案
根据通信系统的发展过程,本文将介绍几种常见的中射频设计方案。
2024-06-25 |
SDR
,
RFSoC
,
ADC
‹‹
118 中的第 16
››