跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
博客
MicroBlaze MCS 和 MicroBlaze区别
在Block Design中查找IP时输入Microblaze,就会发现下面几种IP
2023-08-23 |
MicroBlaze
,
Arty-S7
FPGA的FIFO全方位详解图鉴(新手必备技能)
详细枚举了FPGA中FIFO的分类和特性
2023-08-22 |
FPGA
,
FIFO
低延迟网卡知识点:数据从网卡到计算机的过程
了解低延迟FPGA网络加速卡的重要工作流程
2023-08-22 |
FPGA加速卡
,
smart-NIC
AMD Xilinx芯片存储介绍
AMD Xilinx的FPGA芯片中可以作为存储资源的包括LUT、BRAM、URAM
2023-08-22 |
存储
基于OMP算法的MIMO-OFDM信道估计
本文考虑了一个具有两个发射天线和两个接收天线的MIMO系统
2023-08-21 |
OMP算法
,
MIMO
,
FPGA
在Zynq平台上实现嵌入式软件和FPGA设计
本文介绍了在AMD Xilinx Zynq平台上实现嵌入式软件和FPGA设计的集成工作流程
2023-08-21 |
Zynq
,
FPGA设计
FPGA时钟
几年前FPGA时钟只需要连接一个单端输入的晶振,非常容易
2023-08-21 |
PGA时钟
DDR3带宽的计算
本文总结了DDR3带宽的计算方法
2023-08-18 |
DDR3
,
带宽
关于FPGA底层的思考:if-else的逻辑延迟一定比case大吗?
如果case和if-else都是使用一个查找表实现的,那他们的延迟有区别吗?
2023-08-18 |
FPGA
,
Vivado
,
Schematic
Matlab中数字波束形成的几个步骤及代码
数字阵列雷达的基本原理主要包括数字波束形成和数字接收处理
2023-08-17 |
Matlab
,
数字波束形成
Xilinx(K7)和CycloneV之间的光纤通信设置
本文分享基于Xilinx K7和C5之间的光纤通信
2023-08-16 |
光纤通信
,
7系列FPGA
如何减少时序报告中的逻辑延迟
在FPGA逻辑电路设计中,FPGA设计能达到的最高性能往往由以下因素决定
2023-08-15 |
时序分析
,
逻辑延迟
快来看看用FPGA做的开源示波器
本文简单介绍一个使用FPGA做的开源示波器
2023-08-15 |
FPGA
,
示波器
,
Artix-7
FPGA设计拦路虎之亚稳态度决定一切(面试必问)
面试必问题目,先记几个结论
2023-08-14 |
FPGA设计
,
亚稳态
Vitis如何更新xsa?
在zynq调试时,经常需要更新xsa文件,更新步骤如下
2023-08-14 |
Vitis
第一页
前一页
…
14
15
16
…
下一页
末页