跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
博客
Xilinx AX7103 MicroBalze学习笔记——MicroBlaze 自定义 IP 核封装实验
本节介绍基于 MicroBlaze 的自定义 IP 核封装实验,实验任务是通过自定义一个呼吸灯 IP 核,来控制 LED 呈现呼吸灯的效果
2022-07-29 |
AX7103
,
MicroBalze
FIFO的应用
这里重点介绍下FIFO和RAM不一样的地方,以及在工程使用中的一些问题。
2022-07-29 |
FIFO
AHB总线学习(一)
AHB相比于APB,强大的不是一点半点,其主要是针对高效率、高频宽以及快速系统模块而设计的。也可以通过AHB-APB桥来连接APB总线系统。
2022-07-29 |
AHB总线
触发器基础与概述
触发器(flip flop)是具有两种稳定状态的电子电路,可用于存储二进制数据。存储的数据可以通过应用不同输入来更改。
2022-07-28 |
触发器
RAM的应用
本文主要从工程角度出发,阐述RAM在工程中的实际问题。
2022-07-28 |
RAM
Vivado的DFX(Dynamic Function eXchange)功能
DFX功能实际上就是部分可重配置功能,开启可重配置功能时,FPGA内部的逻辑可以分割为两种不同类型
2022-07-28 |
DFX
,
Vivado
Xilinx 7系列SelectIO结构之IO属性和约束
通过属性或者约束可以访问7系列FPGA I/O资源某些特性。本文我们介绍和I/O资源相关的属性和约束
2022-07-27 |
SelectIO
,
7系列FPGA
基于Xilinx的时序分析与约束(1)——什么是时序分析?什么是时序约束?什么又是时序收敛?
这个专栏,我会从时序分析、时序约束和时序收敛3个方面来一起学习基于Xilinx FPGA和Vivado开发平台的FPGA时序相关内容。
2022-07-27 |
时序分析
,
时序约束
,
时序收敛
FPGA Base 循环、条件生成语句
在FPGA编码的时候,如果多使用生成块语句,敲代码的时间大大减少。但是,代码的可读性会更高。
2022-07-27 |
Verilog
(更新)什么样的电脑配置跑Vivado FPGA综合最快?
12代酷睿CPU在win10、11下一些问题经过的解决方法(经过实践的)
2022-07-27 |
Vivado
,
FPGA综合
TCL语法中的array命令
array命令:可以查询一个数组变量中已经定义的元素的信息。
2022-07-26 |
tcl语法
,
array命令
Virtex® UltraScale+™ HBM 使用心得(3)——与DDR对比分析
本文主要是和DDR的对比,对项目前期的选型做一分析。
2022-07-26 |
Virtex-UltraScale
,
HBM
Xilinx ILA调试——Xilinx 硬件调试ILA
FPGA综合出来的电路都在芯片内部,基本上是没法用示波器或者逻辑分析仪器去测量信号的,所以xilinx等厂家就发明了内置的逻辑分析仪
2022-07-26 |
FPGA综合
,
ILA调试
,
Vivado
KV260单板PS控制设置IIC开关芯片
在KV260单板中有一个IIC控制的4选1路开关芯片TAC9546A,使用时通过IIC设置该芯片选择IIC通道,PS中输出一路IIC可以控制4路IIC设备。
2022-07-25 |
kv260
从底层结构开始学习FPGA----Xilinx 7 系列 FPGA 的逻辑优势
这篇文章主要是通过介绍7系列与之前产品的对比,来展示7系列产品的基本逻辑单元的优点。
2022-07-25 |
7系列FPGA
第一页
前一页
…
46
47
48
…
下一页
末页