跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
博客
FPGA Xilinx HLS hls_math.h库
在HLS中使用ap_fixed数据类型,可以结合硬件特性,很好的控制位宽
2022-08-29 |
HLS
Zynq MPSoC裸机多中断运行
如果遇到使用多个中断的情况该如何处理中断函数呢?下面以dma和axi gpio为例进行说明。
2022-08-29 |
Zynq-MPSoC
手撕IP核系列——Xilinx FIFO IP核-同步FIFO
同步FIFO中的一些关键信号说明
2022-08-26 |
IP核
,
同步FIFO
工程师经验分享——FPGA如何入门
最近看到很多人问FPGA如何入门,或者如何学习的问题,突然想起自己刚工作的时候,部门的培养还是做的很不错的
2022-08-25 |
FPGA
手撕IP核系列——Xilinx FIR IP核之一
在Xilinx和Intel平台的FPGA中提供了给我们各种各样的IP核,这些IP核都是厂家的成熟设计,使用起来也非常的方便
2022-08-24 |
FIR
,
IP核
基于FPGA的硬件加速之路
用FPGA来做硬件加速,也有十年的时间了,最近我在回顾这些年的项目经历时,突然有了一个想法
2022-08-24 |
FPGA
,
硬件加速
FIFO 最小深度计算
当我们需要在两个模块之间进行数据的传输,并且两个模块的时钟是不同的,当一定数量数据传输时为了避免数据出现丢失
2022-08-23 |
FIFO
FPGA布线拥塞主要原因及解决方法
在FPGA开发设计中,我们可能会经历由于资源占用过高的情况,例如BRAM、LUT和URAM等关键资源利用率达到或超过80%
2022-08-22 |
FPGA布线
,
每日头条
ibert测试gth
在光纤通信开发中,ibert ip会经常用到,它不但可以用来测试误码,测试眼图,还可以通过调整参数使眼图达到比较理想的状态。
2022-08-22 |
光纤通信
数字信号处理(一):Xilinx Vivado DDS IP核设计实例
本文我们通过例化Xilinx公司的DDS IP核来产生混频器本振输入频率,并给出Modelsim仿真测试结果。
2022-08-19 |
Vivado
,
数字信号处理
,
DDS
Xilinx:K7 DDR3 IP核配置教程
MIG IP控制器是Xilinx为用户提供的一个用于DDR控制的IP核,方便用户在即使不了解DDR的控制
2022-08-18 |
DDR3
,
IP核
FPGA开发技巧备忘录——modelsim独立仿真vivado平台工程
如果只是纯的.v文件仿真那很容易操作,主要是涉及到IP核,那么就必须要对vivado的IP核的库文件进行编译
2022-08-18 |
FPGA开发
,
Modelsim
,
Vivado
FPGA设计中DFX的应用
在FPGA的设计中的DFX主要是包括可测试性设计和可维护性设计这2大点。最终的目的是快速定位板上问题和后期维护阶段日常巡检诊断。
2022-08-17 |
FPGA设计
,
DFX
一文看懂异步 FIFO 架构(三) 双时钟的异步 FIFO
该系列的第二部分描述了一种可能的双时钟设计的架构。在第三部分中,我们将探索另一种选择双时钟 FIFO 架构
2022-08-17 |
FIFO
RAM IP核简介及实验
一片RAM中分为许多小格,每一片容量为36k,根据设定的位宽决定了这片RAM可以存放分为几格
2022-08-16 |
RAM
,
IP核
第一页
前一页
…
49
50
51
…
下一页
末页