跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
下载中心
用于 Versal ACAP 的 DPUCVDX8G (v1.0)
本文介绍 DPUCVDX8G,这是一种可配置的计算引擎,针对具有 AI 引擎的 Versal ACAP 设备中的卷积神经网络进行了优化。
2021-08-24 |
PG389
,
DPUCVDX8G
,
Versal ACAP
,
卷积神经网络
适用于 AWS IoT Greengrass 的 Xilinx KV260 入门指南
KV260 是一款功能齐全的评估套件,能够利用预先构建的加速应用程序为 K26 SOM 上的生产部署快速开发独特的解决方案。
2021-08-23 |
kv260
,
AWS
Versal ACAP 系统和解决方案规划方法指南
赛灵思 Versal™ 自适应计算加速平台 (ACAP) 设计方法论是旨在帮助精简 Versal 器件设计进程的一整套最佳实践。鉴于这些设计的规模与复杂性,因此必须通过执行特定步骤与设计任务才能确保设计每个阶段都能成功完成。遵循这些步骤和最佳实践进行操作,这将有助于以尽可能最快且最高效的方式实现期望的设计目标。
2021-08-20 |
Versal
,
UG1504
,
Versal-ACAP
,
每日头条
用于 AI 推理的 VCK5000 产品简介
Xilinx VCK5000 Versal 开发卡基于Xilinx 7nm VersalACAP架构构建,专为高吞吐量AI推理和高性能计算应用而设计。VCK5000具有标准化的软件开发流程,可提供比当今服务器级CPU高100倍的计算能力,并且比当今服务器级GPU更好的MLPerf推理性能,是云加速和边缘计算应用的理想开发平台。
2021-08-13 |
AI推理
,
VCK5000
白皮书 :Versal AI Edge:在边缘端提供 ACAP
靠近模拟-数字边界边缘节点的位置对真实环境的即时响应受高度重视,众多市场领域存在迫切需求。Versal™ ACAP 产品组合 AI Edge 系列则应运而生,作为一种领域专用架构 (DSA),有效满足 7nm 芯片工艺系统提出的严苛要求。
2021-08-11 |
Versal-ACAP
,
Versal-AI-Edge
Vivado ML 版中动态函数交换的技术进步
本文描述如何使用 Dynamic Function eXchange 灵活高效地使用硬件资源来动态更新已部署的系统。包括对技术历史的回顾。
2021-07-30 |
WP534
,
动态函数交换
,
Vivado-ML
白皮书:通过智能设计运行提高生产力 (v1.0)
本白皮书描述智能设计如何使用机器学习和基于规则的系统来模拟时序收敛专家并提高生产力。
2021-07-29 |
WP535
,
机器学习
,
时序收敛
用户指南 | Bootgen:生成启动镜像
为处理海量数据、复杂算法、超低延时的应用提供数字化加速驱动力是赛灵思一直的目标。为此,赛灵思研发 Bootgen 工具支持将二进制文件缝合在一起并生成器件启动镜像定义了多个属性和参数作为创建启动镜像时的输入。
2021-07-28 |
Bootgen
,
Zynq-7000
,
WP1283
SmartLynq+ 模块用户指南 (v1.0)
SmartLynq+ 模块的构建旨在满足高速调试和跟踪需求,主要面向使用Versal™ 平台的开发者。与此前的赛灵思调试产品相比,SmartLynq+ 模块通过 HSDP 可将 Linux下载时间加快高达28倍,将数据捕获速度提高100倍。更快的迭代和重复下载既提高了开发效率,也缩短了设计周期。
2021-07-23 |
UG1514
,
SmartLynq
,
用户指南
Zynq UltraScale+ MPSoC 应用笔记中的隔离方法 (v4.0)
本文描述了如何使用 XMPU、XPPU 和 TrustZone 提供的硬件和软件机制进行子系统的隔离。
2021-07-22 |
XAPP1320
使用加密和身份验证来保护 UltraScale/UltraScale+ FPGA 比特流的应用说明
描述使用 Vivado® Design Suite 生成加密比特流和加密密钥的分步过程。
2021-07-13 |
XAPP1267
,
加密
,
比特流
Teledyne e2v的宇航级DDR4的硬件设计指南
本文将重点介绍 PolarFire FPGA 和 Teledyne e2v DDR4T04G72 之间点对点的连接的例子,以及多个 DDR4器件如何与一片 Xilinx KU060 FPGA 连接。
2021-07-06 |
DDR4
,
Teledyne-e2v
,
XQRKU060
简化超高速数字系统中确定性延迟的设计
实现确定性延迟是当今许多系统设计中讨论的主题。过去,人们一直在努力提高数据传输速度和带宽。如今的应用则越来越重视确定性——即要求数据包在精确的、可重复的时间点传送。本文将在设备的层面讨论确定性这一主题,以及如何设计超高速数据转换和信号处理系统以保证确定性延迟。
2021-07-06 |
高速数字系统
,
ESIstream
,
JESD204B
,
EV12AQ600
隔离设计流程 + 动态函数交换示例
本文描述将隔离设计流程 (IDF) 和动态函数交换 (DFX) 组合到一个设计中。
2021-07-05 |
XAPP1361
白皮书:使用抽象外壳进行动态函数交换的解决方案效率(v1.0)
本文描述了在为UltraScale+™设备使用动态功能交换时,如何改善编译时间并提高设计安全性。
2021-07-01 |
WP533
,
动态功能交换技术
第一页
前一页
…
9
10
11
…
下一页
末页