如何在vivado环境下利用RS IP核实现RS码的编译码
judy 在 周一, 10/10/2022 - 14:55 提交
RS码是一种常用的纠错编码，本文主要介绍如何在vivado环境下利用RS IP核实现RS码的编译码。
基于 ZYNQ 的激光雷达三维建模
judy 在 周一, 10/10/2022 - 14:28 提交
近年来，机器学习，无人驾驶等领域是十分热门的研究话题。在这些领域中，电脑对环境的感知十分重要。
Vitis AI学习笔记(2): Vitis 开发套件的下载和安装
guanxiao_505740 在 周一, 10/10/2022 - 09:25 提交
采用 VMSS 的智能城市
judy 在 周日, 10/09/2022 - 16:26 提交
该演示视频展示了使用 Alveo 数据中心加速器卡进行交通监控、人群统计、车牌识别、面罩检测等的智能城市系统设计
被AMD收购后的DPU厂商Pensando
judy 在 周日, 10/09/2022 - 16:17 提交
如果你有关注市面上的一些DPU公司的话，你会发现他们面世的时机都比较一致，都是在云服务基础设施开始急速扩大规模之际
时序分析基本概念（一）——建立时间
judy 在 周日, 10/09/2022 - 10:01 提交
以上升沿锁存为例，建立时间（Tsu）是指在时钟翻转之前输入的数据D必须保持稳定的时间。
QSPI闪存的主机编程
judy 在 周日, 10/09/2022 - 09:36 提交
本应用说明提供了一个使用外部CPU编程QSPI闪存的参考设计。
【经验分享】Xilinx AXI VIP使用说明
judy 在 周六, 10/08/2022 - 16:34 提交
本文就跟大家分享如何使用Xilinx AXI VIP对自己的设计搭建仿真验证环境的方法。
关于Xilinx ZYNQ Ultrascale+ MPSoC使用原生PS端DP接口实现Live模式输出的经验分享
judy 在 周六, 10/08/2022 - 11:37 提交
分享如何使用Xilinx ZYNQ Ultrascale+ MPSoC的PS端原生DP接口实现LIVE模式输出3860*2140,30Hz视频。
基于 FPGA 的图像及视频加密解密系统
judy 在 周六, 10/08/2022 - 09:59 提交
本设计使用 Zynq7020 芯片采用自制的 双 hdmi 拓展板，结合 FPGA 与 ARM 的优势。在硬件层面分为加密端和解密端