ZYNQ-7000 and ZYNQ Ultrascale+ MPSoC片内ADC应用笔记
judy 在 周一, 10/17/2022 - 16:23 提交
应用笔记简要描述Xilinx Zynq 系列器件XADC的相关资源及若干种应用
DDR3 控制器设计——（1）MIG IP 核的详解与配置
judy 在 周一, 10/17/2022 - 16:11 提交
学会如何根据手册配置 MIG IP 核中的参数。
时序分析基本概念（二）——保持时间
judy 在 周一, 10/17/2022 - 15:02 提交
保持时间是对触发器而言，以能够稳定准确的锁存或者触发为目的
Vivado non-project模式示例
judy 在 周一, 10/17/2022 - 09:04 提交
vivado有project模式和non-project模式，project模式就是我们常用的方式
AMD EPYC处理器为Pixar的RenderMan Challenge 2022中所使用的“AMD Creator Cloud”提供动力
judy 在 周五, 10/14/2022 - 15:31 提交
挑战者将有机会在Microsoft Azure上使用由采用AMD 3D V-Cache技术
Xilinx UG994 Addressing for Block Designs
judy 在 周五, 10/14/2022 - 15:22 提交
这篇文章讲了地址映射的实现方法以及需注意事项。
使用TCL脚本修改KV260启动方式
judy 在 周五, 10/14/2022 - 09:59 提交
本文介绍一种通过tcl命令修改下载模式的方法，省去使用烙铁的麻烦。
linux vivado安装时卡在最后一步解决方案
judy 在 周五, 10/14/2022 - 09:35 提交
在ubuntu上安装vivado2021.1时，一直卡在最后一步：generating installed device list
FPGA开发技巧备忘录——Vivado 自动日期版本号
judy 在 周四, 10/13/2022 - 17:15 提交
我们在编译FPGA工程的时候一般需要对版本号的更新，一般来说都会有一个日期或者时间的版本标识
Versal Premium ACAPs (v1.1)
judy 在 周四, 10/13/2022 - 16:03 提交
本白皮书介绍了在一个功率优化、适应性强的平台上对网络IP的突破性整合。