关于Xilinx Vitis 2020.1里面MicroBlaze软核的sleep函数卡死的问题
judy 在 周二, 11/16/2021 - 14:31 提交
在Vitis里面创建了一个LwIP工程，调试的时候发现，在BRAM里面运行正常，但如果改到DDR3内存里面运行，启动时就会卡死在sleep函数上。于是建立了一个Hello World工程来检查，代码如下：
【11月18日】了解赛灵思在工业、医疗、机器视觉的最新方案与技术
judy 在 周二, 11/16/2021 - 11:46 提交
参与本期主题，您将看到来自赛灵思的 Vitis 和 Kria SOM 平台在工业、医疗以及视觉方向的最新方案与技术。另外还邀请到了来自上海联影医疗科技以及雪湖科技的精彩案例分享。
Kintex UltraScale+ FPGA KCU116 评估套件 - Maxim 集成功耗控制器重编程
judy 在 周二, 11/16/2021 - 09:57 提交
Kintex UltraScale+ FPGA KCU116 评估套件使用 MAX15301 及 MAX15303 PMBus 稳压器以及 MAX20751E 主控基于 Maxim PMBus 的电源系统。如果在 KCU116 上遇到了电源问题，可能就必须使用 Maxim InTune PowerTool 线缆重新编程这些器件。
Vivado快捷创建Vitis工程 (无需创建Platform Project）
guanxiao_505740 在 周一, 11/15/2021 - 14:50 提交
Vivado 2019.2开始就没有SDK了，需要在Vitis上创建应用工程。网上大部分都是创建Platform Project再创建Application Projet，然后在Application Projet里导入平台文件。其实一个简便的方法是直接创建Application Projett导入平台文件。
AI 引擎内核编码最佳实践指南 (v2021.2)
judy 在 周一, 11/15/2021 - 14:27 提交
本文描述 AI 引擎内核编码的复杂性。
【FPGA培训课程系列】基于Vitis AI平台的人工智能解决方案开发
judy 在 周一, 11/15/2021 - 10:03 提交
本次为期2天的线下讲座，将基于边缘端器件，搭配Xilinx MPSoC官方开发板ZCU104，引领开发者快速搭建Vitis AI开发环境，熟悉Vitis AI开发的设计流程及其基本技巧
ZYNQ学习之路——DNNDK简介与环境配置
judy 在 周一, 11/15/2021 - 09:51 提交
深鉴科技的DNNDK，是一个基于xilinx FPGA的SDK端的深度学习开发工具包，能够快速的实现深度学习的硬件化。本文来了解深鉴科技DNNDK内容。
Vitis 2021.2 现已推出！
judy 在 周五, 11/12/2021 - 15:47 提交
了解 Vitis 2021.2 的新特性和增强功能
PCIe 中的 UltraScale+ 手动眼扫描需要额外的 DRP 仲裁逻辑
judy 在 周五, 11/12/2021 - 15:20 提交
如果要在 UltraScale+ 器件中执行手动眼扫描，重新排列程序会导致 PCIe 重新训练，降至第一代产品的速度，并停留在那里。
ZYNQ学习之路——在SDx中使用xfOpenCV图像加速处理
judy 在 周五, 11/12/2021 - 10:18 提交
本文以Zturnboard为例介绍如何在SDSoC中使用OpenCV，本文在Ubuntu 16 64位,SDSoC2018.2(安装在ubuntu中)中测试通过。