借助第二代 AMD Versal™ AI Edge 系列实现 AI 驱动型工业自动化
judy 在 周三, 09/25/2024 - 09:48 提交
第二代 AMD Versal™ AI Edge 系列自适应 SoC 采用高度集成的架构设计。与前代相比，该处理系统可提供至高10 倍的标量算力性能
xdputil工具的应用指南
judy 在 周二, 09/24/2024 - 17:16 提交
Vitis AI Library包含了xdputil工具，可作为板级开发的辅助调试手段，其源代码位于以下位置
基于FPGA的数字信号处理（7）--RTL运算的溢出与保护
judy 在 周二, 09/24/2024 - 14:56 提交
在做加、减、乘、除等运算时，经常会发生 溢出 的情况。比如1个4bits的 计数器（每个时钟累加1）
1分钟快速掌握 Vivado DDS IP核
judy 在 周二, 09/24/2024 - 10:25 提交
今天介绍一下非常好用的 Vivado DDS IP 核。
瑞苏盈科FPGA解决方案助力您在汽车智能领域的产业发展
judy 在 周二, 09/24/2024 - 09:36 提交
Andromeda XZU65片上系统 (SoC)模块将高端AMD Zynq™ UltraScale+™ MPSoC系列器件与快速DDR4 ECC SDRAM
使用HDL Coder实现快速原型设计工作流程：5G OFDM和单频调制用例
judy 在 周一, 09/23/2024 - 15:08 提交
本文提出了一种基于莱迪思FPGA器件的新型OFDM和单频信号的设计，简化了无线链路验证过程并降低了所需的成本和时间
聚焦通信与视觉！安富利将携手AMD举办两大系列研讨会！
judy 在 周一, 09/23/2024 - 10:28 提交
本次研讨会，我们将在合肥、重庆、深圳、广州、武汉、青岛、北京等城市展示AMD在视觉应用领域的解决方案
【米联客-安路飞龙DR1-FPSOC】UDP通信篇连载-06 UDP层程序设计
judy 在 周一, 09/23/2024 - 09:30 提交
该层实现用户数据和UDP报文的互转，相比于其它层次的设计，该层的逻辑相对简单。
Verilog语法“+:”和“-:”怎么用?
judy 在 周一, 09/23/2024 - 09:17 提交
Verilog语法+:和-:主要用于位选择，可以让代码更简洁。
AMD发布最小的车规级FPGA芯片 面向自动驾驶、数字座舱
judy 在 周五, 09/20/2024 - 16:08 提交
Artix UltraScale+ XA AU7P是一款拥有超小尺寸、优化成本的车规标准FPGA芯片，针对高级驾驶辅助系统(ADAS)、数字座舱信息娱乐系统(IVI)进行了优化。