【白皮书】在 FPGA 上部署 5G NR 无线通信
judy 在 周一, 11/02/2020 - 10:39 提交
本白皮书通过一个 5G NR 小区搜索设计来说明该过程，介绍将 MATLAB® 算法和 Simulink® 模型直接转换为适用于 FPGA 的 HDL 的工作流。
为智能硬件开发者、创客提供有关英特尔嵌入式处理器的相关文档、软件包、开源文档资料
下载中心
Confinity 低延时消息传递 (CLLM)解决方案
judy 在 周一, 10/26/2020 - 10:06 提交
CLLM 4.0 是在 Xilinx Alveo 板上运行的硬件加速低延迟消息传递解决方案。
【下载】面向Zynq UltraScale+ 的隔离设计实例
judy 在 周五, 10/23/2020 - 15:00 提交
本文介绍如何将低功率域 (LPD) 作为一个通道和 PL 中的一个三模冗余 MicroBlaze 来创建和实现单片通用 2 通道系统。
【下载】Xilinx为IEC61508和ISO26262认证的安全应用降低风险并提高效率
judy 在 周四, 10/22/2020 - 11:52 提交
在单个器件中集成安全/非安全功能成为可能。Xilinx提供当今一流的工具和技术，使IEC/ISO安全认证成为可能。
【下载】Vivado Design Suite 用户指南：创建和打包自定义IP (v2020.1)
judy 在 周二, 10/20/2020 - 11:10 提交
本指南描述了在 Vivado® Design Suite 中创建、打包和重用自定义 IP 的过程。详细介绍了如何使用创建和包装 IP 向导来包装自定义 IP，包括 IP 集成器中开发的 IP 和高级 IP 包装选项。
【下载】面向 UltraScale+ 的隔离设计流程（IDF）规则/指南
judy 在 周一, 10/19/2020 - 09:57 提交
Zynq UltraScale+ 的隔离设计流程主要介绍如何使用支持 Xilinx Vivado 设计套件的 Xilinx IDF 实现安全关键型设计。
Vivado 隔离验证器用户指南
judy 在 周五, 10/16/2020 - 09:55 提交
从 Vivado 2018.3 开始，Vivado 隔离验证器 (VIV) 将与 Vivado 版本集成，支持 UltraScale+ 器件（包括 Zynq UltraScale+）。本文档主要介绍如何在 FPGA/PL 设计中使用新的 Vivado 隔离验证器 (VIV) 来验证隔离。
UltraScale+ 器件 Integrated Block for PCI Express v1.3 产品指南（中文版）
judy 在 周四, 10/15/2020 - 15:09 提交
Integrated Block for PCIe® 核是高可靠性、高带宽、高可扩展性的串行互连构建块，适合与 UltraScale+™ 器件配合使用。该核可对 UltraScale+ 器件中提供的集成块进行例化。
【下载】 Vitis统一软件平台用户指南：系统性能分析(v2020.1)
judy 在 周二, 10/13/2020 - 10:43 提交
本指南描述了嵌入式设计中的系统性能监控。
决策树引擎解决方案
judy 在 周一, 10/12/2020 - 14:16 提交
决策树加速器可加速梯度提升树和随机森林算法的推断进程。它能够与通过 XGBoost、LightGBM、Scikit 学习、H2O.ai 和 H2O 无人驾驶 AI 创建的模块协同工作。该软件允许数据科学家和工程师构建快速、可扩展的高成本效益机器学习基础架构，无需改变机器学习框架的使用