FPGA

 7系列FPGA的时钟资源通过专用的全局和区域I/O和时钟资源管理复杂和简单的时钟需求。

在这篇文章中，已经对FIFO IP核的各个关键因素做了详细的讲解。

本文对xilinx FIFO IP的参数做详细解读

推荐几个非常不错的学习网站，包括基础语法学习、IP核下载、基本语法联系等

RAM是什么？RAM就是一张存储表，可写、可读。只要提供地址信息与数据，就可以往指定的地址写入数据

本文介绍一种在FPGA开发中非常常用的存储类 IP 核——ROM 的使用方法。

case语句可以说是我们在FPGA开发中使用频率非常高的一条语句。同时，Verilog还提供了语句 casex 和 casez供我们使用。

我们今天要学习的正是由BRAM资源构成的RAM IP核----Block Memory Generator。