基于AMD Versal器件实现PCIe5 DMA功能
judy 在 周一, 06/16/2025 - 10:06 提交
本期文章《基于AMD Versal器件实现PCle5 DMA功能》，诚邀您率先了解如何利用Versal强大性能实现高速数据传输！
Versal是由赛灵思（Xilinx）推出的一系列可编程器件，属于自适应计算加速平台（ACAP）家族。
Versal作为ACAP架构的一部分，旨在为各种复杂的计算工作负载提供灵活性和高性能，使开发者能够更好地平衡通用计算和专用硬件加速的需求。
Versal
通过热管理与硬核 IP 实现效率突破
judy 在 周五, 06/13/2025 - 11:29 提交
在本文中，笔者将探讨 AMD 在芯片架构和热管理方面的一些创新，并说明这些创新如何帮助开发者打造更加高效、紧凑的产品。
AMD 第二代 Versal AI Edge 和 Versal Prime 系列加速迈向量产
judy 在 周三, 06/11/2025 - 09:32 提交
第二代 Versal Prime 系列器件可提供至高 10 倍的标量算力，它将可编程逻辑与高性能嵌入式计算相结合，实现了灵活的实时传感器处理。
AMD Versal™ 自适应 SoC 的 CPM PCIE 模式下，跟踪 ATS 失效请求报文
judy 在 周五, 06/06/2025 - 14:50 提交
本篇文章提供了解决 ATS 失效请求报文问题的故障排除步骤，主要聚焦在 CQ 接口上未显示主机发送的报文的情况。
FPGA定点和浮点数学运算-实例对比
judy 在 周五, 06/06/2025 - 09:41 提交
在创建 RTL 示例时，经常使用 VHDL 2008 附带的 VHDL 包。它提供了出色的功能，可以高效地处理定点数，当然，它们也是可综合的
助力快速实现时序收敛——利用 AMD VERSAL™ 自适应 SoC 的设计基线策略
judy 在 周五, 05/30/2025 - 10:07 提交
您是否准备将设计迁移到 AMD Versal™ 自适应 SoC？设计基线是一种行之有效的时序收敛方法，可在深入研究复杂的布局布线策略之前，帮您的 RTL 设计奠定坚实的基础
AMD Versal™ AI Engine 编程六步入门
judy 在 周四, 05/29/2025 - 09:33 提交
AMD Versal™ AI Engine 是可编程的矢量处理器阵列，非常适合处理计算密集型 DSP 工作负载。
Versal 600G DCMAC Subsystem LogiCORE IP 产品指南
judy 在 周三, 05/28/2025 - 11:17 提交
AMD 自适应计算文档按一组标准设计进程进行组织，以便帮助您查找当前开发任务相关的内容。您可以在设计中心页面上访问 AMD Versal™ 自适应 SoC 设计进程。
Versal：内置自校准 (BISC) 在异步模式下的工作原理及功能
judy 在 周五, 05/23/2025 - 15:35 提交
本文提供有关 Versal 内置自校准 (BISC) 工作方式的详细信息。此外还详述了 Versal 的异步模式及其对 BISC 的影响。
FPGA 大神 Adam Taylor 使用 ChipScope 调试 AMD Versal 设计
judy 在 周五, 05/16/2025 - 16:37 提交
在上篇文章中，我们已经通过测试图案生成器，成功验证了 ALINX VD100 的图像显示链路。这次终于要接入 MIPI 摄像头，进行真正的图像处理了！