技术 | FPGA 开发圈

UltraScale+ GTH 的手动眼扫描

描述 UltraScale+ GTH 可实现实时无中断眼扫描。用户可同时接受数据并查看平衡信号眼扩展，以实现在不丢失一个比特位的情况下，全面控制 BER 及信号裕量。所需的大多数信息都可在 (UG576) UltraScale 及 UltraScale+ GTH 的 RX 裕量分析中找到。本答复记录将向您介绍一个逐步运行手动眼扫描的简单案例。解决方案 IBERT 中已实现眼扫描特性，其中... 阅读详情

2018-08-03 | GTH, UG576

高速连接器发展趋势与质量检验重点

概况在通讯产业蓬勃发展之下，各式电子产品持续追求更佳的传输质量与及时性并提供多元化应用，这些需求促使讯号传递速度持续朝高速发展。为了提升讯号传递速度以及缩短用户的等待时间，除改变讯号编码方式外，降低讯号位准（signal level）亦或是提供全双功的传输模式都成为改良的手段；为达到此一目标，各组件或装置之间对于减少讯号衰减与失真以及避免噪声干扰的要求大幅提升。因此，... 阅读详情

2018-08-02 | Type-C, USB-C, 高速连接器

充分发挥 Python 的威力：用最简单的方法打造互联互通的智能产品

作者：赛灵思工业物联网战略部 Chetan Khona 智能互联产品背后的心理学如果采用适当的质疑心理去思考为什么现在所有东西都套上了只能互联的噱头，你也许就会进一步想到：“它们真的都需要互联互通吗？”比如说蓝牙电动牙刷搭配的手机 app，我至今都没有使用过这类技术和工具，但一样每天早晚把牙刷的干干净净。所以真正的答案在于“人的心理”，而不在于“科技本身”。至少对我来说是这样的（... 阅读详情

2018-08-02 | python, 今日头条

MATLAB数组元素引用的三种方法

1. Matlab中数组元素引用有三种方法：下标法(subscripts) 索引法(index) 布尔法(Boolean) 注意：在使用这三种方法之前，大家头脑一定要清晰的记住，Matlab中数组元素是按列存储(与Fortran一样)，比如说下面的二维数组： A= 8 1 6 3 5 7 4 9 2

2018-08-02 | Matlab

Zynq PS读写PL端BRAM

本篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享，通过zynq PS端的Master GP0端口向BRAM写数据，然后再通过PS端的Mater GP1把数据读出来，将结果打印输出到串口终端显示。涉及到AXI BRAM Controller 和 Block Memery Generator等IP的使用。本系列文章尽可能的让每一个实验都相对独立，过程尽可能保证完整性... 阅读详情

2018-08-02 | BRAM, Zynq

机器学习中的常见问题——几种梯度下降法

一、梯度下降法在机器学习算法中，对于很多监督学习模型，需要对原始的模型构建损失函数l，接下来便是通过优化算法对损失函数l进行优化，以便寻找到最优的参数θ。在求解机器学习参数θ的优化算法中，使用较多的是基于梯度下降的优化算法(Gradient Descent, GD)。梯度下降法有很多优点，其中，在梯度下降法的求解过程中，只需求解损失函数的一阶导数，计算的代价比较小，... 阅读详情

2018-08-01 | 梯度下降法

学会System Generator（6）——设计优化与导入MATLAB变量

本文是该系列的第6篇。第2篇中以数字滤波器的设计为主题，介绍了System Generator的完整设计流程；第4篇对设计进行了资源分析。本文将在此基础上，讨论如何对设计进行优化，以及介绍System Generator可以导入MATLAB的工作区（workspace）变量的特性。优化设计在第4篇中我们进行了设计的资源分析，结果如下：该设计使用了6个DSP单元，... 阅读详情

2018-08-01 | Matlab, system-generator

ADC详解

ADC ADC是模数转换器转换器的供应商的英文简称，是一种能将模拟信号转变为数字信号的电子元件。通常是将信号采样并保持以后，再进行量化和编码，这两个过程是在转化的同时实现的。 ADC的转换步骤　　模数转换一般要经过采样、保持和量化、编码这几个步骤。在实际电路中，有些过程是合并进行的，如采样和保持，量化和编码在转换过程中是同时实现的。　　采样定理：当采样频率大于模拟信号中最高频率成分的两倍时... 阅读详情

2018-08-01 | ADC, 今日头条, 模数转换器

基于FPGA的DDR3六通道读写防冲突设计

作者：张凤麒，张延彬，王忠勇；2018年电子技术应用第7期摘要：为了解决期货行情数据加速处理中多个通道同时访问DDR3时出现的数据读写冲突问题，实现了一种基于FPGA的DDR3六通道读写防冲突设计,完成了对单片DDR3内存条的多通道实时访问控制需求。通过ChipScope工具采样结果证明了设计的可行性，提高了并行处理的速度，极大程度地降低了期货行情数据处理中行情计算的时间开销，... 阅读详情

2018-07-31 | DDR3

异构计算，你准备好了么？

摩尔定律失灵了，已是不争的事实。单纯的提升一种芯片性能变的代价越来越高，与此同时，异构计算成为提高计算力的主流方向。什么是异构计算？异构计算的前景怎么样？ OpenPOWER系统上FPGA异构计算的先进技术又有哪些？为此，小编恶补了一下异构计算的相关知识，并总结出如下几个基本知识点，给大家分享。如有不足，欢迎大家留言补充~ ● 异构计算（Heterogeneous Computing）... 阅读详情

2018-07-31 | 异构计算

学会System Generator（3）——生成说明文档与testbench

本文是该系列的第3篇，上一篇以数字滤波器的设计为主题，介绍了System Generator的完整设计流程，最后自己编写testbench在示例工程中对System Generator导出的IP核进行测试。其实System Generator就可以导出整个设计的说明文档以及一个testbench，本文将介绍如何使用该特性。生成说明文档本文在上一篇设计的数字滤波器模型基础上进行修改。... 阅读详情

2018-07-27 | System Generator

Zynq-7000 Uboot如何编译

很多人拿到uboot，编译不知如何下手！其实，这个世界上的万事万物，都有一个“纹理”。庖丁解牛之所以游刃有余，是因为他掌握了牛的纹理，顺着这些纹理就应该很容易。那么我们的uboot的纹理在哪里呢？很多初学者，拿到这种代码从来没有去看过它的README或者document！这两个文本文件是非常重要的东西，可惜呀！很多人不去看readme而去请教别人，google，baidu，跑图书馆。其实... 阅读详情

2018-07-27 | Zynq-7000

三态门详解

在FPGA中三态门比较常见，因为FPGA是做为一个高速处理的器件，免不了要进行输入输出数据，常规的输入和输出是分开的两个接口要不停的切换比较麻烦，在FPGA中用的双向口一般都是用三态门来作为输入和输出的，这样优点是只要一个接口就可以输入输出比较节约逻辑资源，但缺点是三态门的处理没有常规两个I/O的方便，这里我们来看看怎样使用三态门，下图是三态门的结构。当sda_en为高时SDA作为输出口，... 阅读详情

2018-07-27 | 三态门

AES加密与解密

AES简介高级加密标准(AES,Advanced Encryption Standard)为最常见的对称加密算法(微信小程序加密传输就是用这个加密算法的)。对称加密算法也就是加密和解密用相同的密钥，具体的加密流程如下图：下面简单介绍下各个部分的作用与意义：明文P 没有经过加密的数据。密钥K 用来加密明文的密码，在对称加密算法中，加密与解密的密钥是相同的。密钥为接收方与发送方协商产生，... 阅读详情

2018-07-27 | AES, 高级加密标准

在Vivado HLS中综合时如何指定端口的综合类型

如果你对Vivado HLS中综合之后端口的ap_none之类的类型指示摸不着头脑的话，那就来一起学习一下它们是如何使用的吧。在Vivado HLS中，我们可以指定端口使用的类型，这样在对C代码进行综合的时候，就可以指定某个端口所使用的转换协议了。常见的类型有： 1. ap_none 默认类型，该类型不适用任何I/O转换协议，它用于表示只读的输入信号，... 阅读详情

2018-07-26 | Vivado-HLS