技术

Zynq UltraScale+ MPSoC系列是Xilinx第二代Zynq平台。其亮点在于FPGA里包含了完整的ARM处理子系统（PS），包含了四核Cortex-A53处理器或双核Cortex-A53加双核Cortex-R5处理器，整个处理器的搭建都以处理器为中心，而且处理器子系统中集成了内存控制器和大量的外设，使处理器核在Zynq中完全独立于可编程逻辑单元

Xilinx拥有非常广泛的产品组合，涉及非常多的细分市场，并提供了各种各样的部署方法，因此对于刚接触FPGA的新手来说，可能很难了解“全局”。

随着云计算的兴起，越来越多的计算被部署到云端来执行，数据中心的运营模式逐渐云化，从接入模式来看，当前部署的云计算主要分为公有云、私有云和混合云。私有云主要是单位或者个人使用的云计算资源，不对外提供，因此可以不兼容传统以太网，在诸如高性能的分布式计算应用场景下有较好的应用前景

在 FPGA 中，JTAG 管脚除了负责原始的芯片测试功能 (IEEE1149.1)，还主要用于下载和调试，比如ILA就是通过 JTAG 接口捕捉内部逻辑信号，送回 ISE 或 Vivado，并在界面上直接显示和控制。BSCANE2 其实就是实现这一内外沟通的关键核心模块，这部分实现对于用户来说是透明的。 那么如何利用BSCANE2 模块，构建用户自己的专用内部扫描链/功能链呢？

本文提供Ultra96 board相关文档下载（开发板介绍/原理图/硬件使用手册/参考设计等有用资源）

使用FPGA进行神经网络加速需要编译器的支持，因为一个复杂的神经网络会产生大量的指令，手写指令不能满足通用化要求，费时又费力。编译器依据神经网络的图结构，产生硬件可执行指令序列。从广义上讲，编译器包括了前端和后端，前端主要实现从tensorflow等深度学习框架描述的网络结构形式到新表示的转化

用户在用第三方仿真器对Vivado设计做仿真的时候，面临的第一个任务就是做仿真库的编译。事实上，后续相当一部分碰到的问题都与仿真库编译相关。今天，我们就来梳理一下关于仿真库编译的方方面面。