跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
【分享】MPSoC EV H.265编解码性能
MPSoC EV 系列支持H.265编解码。在规格中,1080p编解码都可以达到8路1080p30,总体相当于1080p240。使用2018.3 VCU TRD 实际测试,性能更好。
2020-06-15 |
MPSoC
,
视频编解码
【通信篇】FPGA中FSK调制怎么做?
数字频率调制是利用载波的频率传输信息的一种调制方式,FSK是在ASK之后出现的一种调制方式,抗衰落能力较强,在一些衰落信道中应用广泛。
2020-06-15 |
FPGA
,
数字频率
【工程师经验分享】MicroBlaze访问Zynq-7000的OCM
在ZC702单板上,MicroBlaze通过IC/DC端口连接到PS S_AXI_GP0,MicroBlaze读取OCM,得到值DECODE1C。MicroBlaze改为通过DP端口连接到PS S_AXI_GP0,再读取OCM,正常。
2020-06-12 |
MicroBlaze
,
Zynq-7000
,
OCM
【开发者分享】解决方法论问题可提升实现的一致性
改进设计时,如果 QoR 不升反降,那么您势必将面临如下选择。是继续修复?还是重新寻找新的解决方案?您可能忽视了某些问题,或者可能工具在运行给定轮次时性能有所下降。能否快速准确解答这一问题恰恰是判断 FPGA 工程师是否足够出色的标准之一。
2020-06-12 |
QoR
采用 Vitis 技术的 Ultra96 (v1):DPU 集成与 MIPI 平台教程
Ultra 96™ 是构建边缘用例机器学习应用的绝佳平台。Zynq® MPSoC ZU3 器件采用的 96 电路板的外形尺寸以及可编程逻辑,使其能够灵活地添加用于此类终端应用视频输入的通用 MIPI CSI2 RX 标准接口。同时为了驱动高性能、低功耗机器学习边缘应用,也可以将赛灵思深度学习处理单元 ( DPU ) 集成到设计中。
2020-06-10 |
Ultra96
,
每日头条
,
视频与图像处理
整合Xilinx PetaLinux工程编译和Open Source U- Boot/Linux编译
PetaLinux是Xilinx基于Yocto推出的Linux开发工具。Yocto是业界主流的Linux发行版的构建工具,它不仅可以从源代码编译Linux 内核,还可以编译Linux发行版必须的数以千计的的应用程序,功能非常强大。Yocto的出现,大幅度降低了构建嵌入式Linux发行版的难度
2020-06-10 |
Petalinux
【分享】 在Vivado里关闭R5/GPU,降低Xilinx MPSoC的功耗
有些应用中,需要降低Xilinx MPSoC的功耗。缺省设置中,R5/GPU都被使能。如果需要省电,可以在Vivado里关闭R5/GPU。步骤如下: 1. 选中 MPSoC IP,在右键菜单中选择Block Properties. 2. 在窗口Block Properties中,选择Properties.
2020-06-08 |
Vivado
,
MPSoC
【周末创客】电机控制
IIoT-SPYN是一个基于IIoT-EDDP开源平台和PYNQ软件框架的项目,它展示了如何在PYNQ开源框架下对电机进行控制、监视、捕获数据、可视化和分析。PL侧包含了对电机控制、状态采集的模块。在PYNQ中加载比特流后,就可以访问到这些已实现好的模块,对电机进行控制和状态检测。
2020-06-08 |
电机控制
,
IIoT-SPYN
,
PYNQ
【无线通信篇】FPGA中ASK解调怎么做?
振幅键控信号的解调主要有包络检波和同步检测两种方法,后者又被称为相干解调。相干解调需要提供与输入同频同相的载波信号,通常需要采用锁相环技术实现载波信号的提取,较为复杂,这里采用非相干解调的方法实现ASK解调,只需要将输入信号经过整流滤波即可得到基带信号。
2020-06-08 |
FPGA 应用
,
ASK解调
,
无线通信
开发者分享 | 遵循 XAPP1247 进行操作时引发回退(含屏障镜像)
XAPP1247 是对应使用屏障镜像时的多重启动 (Multiboot) 和回退 (Fallback) 的示例应用。本篇博文提供了一种屏障定时器流程测试方法以及使用此方法时可能出现问题。
2020-06-05 |
XAPP1247
【分享】以H.265 1080p 运行 Xilinx Low Latency PL DDR XV20 HDMI Video Capture and Display
运行 Xilinx Low Latency PL DDR XV20 HDMI Video Capture and Display,可以测试HDMI输入输出,和VCU的低延时编码。Xilinx wiki的文章MPSoC VCU TRD 2019.2 - Xilinx Low Latency PL DDR XV20 HDMI Video Capture and Display以H....
阅读详情
2020-06-05 |
H.265
人工智能的发展
得益于人工智能的发展,它在机器人、物联网和智能个人助理(如Siri和Alexa)等方面创造了惊人的发展。那什么是人工智能呢?人工智能最简单的定义是:收集有关世界的数据,并利用这些数据进行短期和长期的预测。
2020-06-03 |
人工智能
,
ZCU106
【分享】Linux的非对齐访问
Linux下,可以在设备树里保留一段内存,留给用户自己管理和使用,Linux保证不会使用保留内存。在使用中,有人发现,保留内存不能使用非对齐的方式访问。经研究,如果在保留内存时,声明了“no-map”属性,Linux会把这段内存映射为strongly order模式,不支持非对齐的方式访问。
2020-06-02 |
linux系统
【分享】Xilinx最新7nm器件Versal处理器列表,及Vitis能创建的模板软件工程
Xilinx的28nm、16nm SoC在业界应用非常广泛。最近也发布了7nm的SoC器件Versal VC1902和对应的开发板VCK190。Versal是新一代的异构计算平台,包含A72、R5、及内部管理用的CPU。Versal的软件开发工具是Vitis。
2020-06-01 |
Versal处理器
一文读懂时延敏感网络的调度整形机制
时延敏感网络(TSN, Time Sensitive Network)是指能保证时延敏感流的服务质量,实现低时延、低抖动和零丢包率的网络。时延敏感流可分为周期时延敏感流(PTS, Periodic Time Sensitive),比如工厂里的循环控制指令、同步信息,和非周期/零星时延敏感流(STS,Sporadic Time Sensitive),比如事件告警信息。
2020-06-01 |
时延敏感网络
‹‹
142 中的第 88
››