跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
Xilinx MIG IP核配置及仿真
DDR对于做项目来说,是必不可少的。一般用于数据缓存和平滑带宽。今天介绍下Xilinx DDR控制器MIG IP核的例化及仿真。
2019-09-09 |
Xilinx
,
FPGA
zynq裸核FSBL
话不多说,进入今天的主题:生成zynq裸核启动文件。1、首先在vivado SDK中分别建立两个工程;2、配置Core1即从核中的BSP文件;3.配置Core0和Core1的DDR空间分配;4.建立FSBL文件,并配置main()文件;5.生成mcs文件和烧写mcs文件到QSPI Flash;6.完成操作将.MCS文件烧写进板子里
2019-09-06 |
Zynq
,
FSBL
Python 内存分配时的小秘密
Python 中的sys模块极为基础而重要,它主要提供了一些给解释器使用(或由它维护)的变量,以及一些与解释器强交互的函数。本文将会频繁地使用该模块的getsizeof()方法。
2019-09-06 |
python
利用 UltraScale+ 器件中的 PCI Express Gen3 集成块内置解扰器模块解开 PIPE 接口包的神秘面纱
PIPE 接口上的数据在 Gen3 的速度下被加密。当调试 PCIe 问题时,能在 PCIe 链接上查看各个包会很有帮助。若要实现此目的,用户需拥有协议链接分析器。由于其成本较高,能接触到此等设备的用户不多。随协议链接分析器提供的包分析工具很广泛,可对链接流量进行深入分析。
2019-09-06 |
UltraScale
,
PCIe
[干货]手把手教你用Zedboard学习Linux移植和驱动开发
部分硬件设计中需要CPU完成对电路寄存器的配置,为了完成Zedboard对FPGA上部分寄存器的配置功能,可以在PS单元(处理器系统)上运行裸机程序(无操作系统支持)完成和PL单元(FPGA部分)的数据交互功能,此时PS单元更像单片机开发;另一种方法是PS单元运行Linux操作系统,通过驱动程序和应用程序......
2019-09-05 |
LINUX
,
ZedBoard
如何利用 Xilinx FPGA 给广告推荐算法做硬件加速?
在这篇文章里你可以了解到广告推荐算法Wide and deep模型的相关知识和搭建方法,还能了解到模型优化和评估的方式。我还为你准备了将模型部署到赛灵思 FPGA上做硬件加速的方法,希望对你有帮助。阅读这篇文章你可能需要20分钟的时间。
2019-09-04 |
Xilinx
,
硬件加速
ZYNQ中断体系
异常中断发生时,程序计数器PC所指的位置不同,异常中断就不同。中断结束后,中断不同,返回地址也不同。但是,对于系统复位中断,不需要返回,因为整个应用系统就是从复位中断中开始的。
2019-09-04 |
Zynq
,
ARM
【vivado约束学习四】跨时钟域路径分析
若要查看跨时钟域路径分析报告,可选择以下内容之一来查看:A, Reports > Timing > Report Clock Interaction;B, Flow Navigator > Synthesis > Report Clock Interaction......
2019-09-04 |
Vivado
龙芯杯CPU设计竞赛与ZYNQ设计流程介绍
随着开源的MCU源代码越来越多,也逐渐的影响着嵌入式系统开发的思路,出现了两种以前不常见的设计思路。第一,原本需要购买一颗MCU芯片的设计,现在直接考虑购买一颗带有MCU硬核的FPGA(如ZYNQ系列FPGA)替代,既有MCU的功能,又有接口可编程的能力,更加的灵活......
2019-09-03 |
Zynq
,
Verilog
ZYNQ常用外设设计 (下)
ZYNQ有专用的DDR Controller接口,如果外部硬件连接了DDR器件,于是在ZYNQ Processing System中正确配置了相应的信号和参数后,DDR就可以成为ZYNQ的内存,在SDK中可以直接使用memcpy、memset以及类似的函数对于Memory空间进行操作。
2019-09-02 |
Zynq
,
ZYBO
硬件接口协议之“JTAG”
本文主要介绍JTAG总线的引脚定义、接口标准、边界扫描和TAP控制器。JTAG(Joint Test Action Group;联合测试行动小组)是一种国际标准测试协议(IEEE 1149.1兼容),主要用于芯片内部测试。
2019-09-02 |
JTAG
,
硬件接口
ZYNQ常用外设设计 (上)
ZYNQ学习过程中一个重要环节是进行调试,当然在SDK中进行调试时,设置断点进行单步调试非常高效。但是ZYNQ中毕竟涉及到FPGA的硬件部分,于是如果可以通过UART与ZYNQ器件进行双向的通信会使得调试非常方便。
2019-08-30 |
Zynq
,
ZYBO
基于FPGA蓝牙通信技术的智能电子锁系统
随着人们安防意识的不断增强和智能技术的持续发展,针对用户对安全系数高的智能电子锁的需求,使用FPGA蓝牙通信技术设计了基于FPGA蓝牙通信技术的智能电子锁系统。通过手机APP直接控制电子锁,对电子锁进行双重加密处理,具有开锁、修改密码,管理员控制用户开锁信息表,增添和删除能开锁的用户信息等功能。经测试,系统使用方便,动态灵活,安全可靠
2019-08-30 |
FPGA
,
蓝牙通信技术
,
智能电子锁系统
,
Ego1
硬件接口协议之“I2C操作流程”
本文主要介绍I2C总线的读写操作流程。I2C总线的操作包括读和写,具体的操作流程如下:
2019-08-30 |
硬件接口
,
I2C总线
【Vivado约束学习】 时钟网络分析
时钟网络反映了时钟从时钟引脚进入FPGA后在FPGA内部的传播路径。报告时钟网络命令可以从以下位置运行:
2019-08-30 |
时钟网络
第一页
前一页
…
88
89
90
…
下一页
末页