跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
开放架构破局eFPGA困境，Zero ASIC Platypus要做下一个RISC-V？
精通 FPGA 优化：在 AMD Versal™ SoC 上实现高速数据传输与 AI 加速
利用 LSB 纠正技巧对中点值进行收敛舍入的用例
2022.2 Versal Advanced I/O Wizard：RX/TX 单端管脚和差分管脚置于单个 bank 中时出现问题
在 Vivado 2022.2 中使用 Advanced I/O Wizard 并配置源同步 TX+RX 接口时
2023-05-04 |
Vivado 2022.2
验证必备：AMBA4 SystemVerilog Asseration
今天给大家推荐下ARM自家所推出的BP063 AMBA4 SVA组件
2023-05-04 |
AMBA4
,
SystemVerilog
IP库新增10多个功能IP
本文涵盖了从初学者到专家级别的FPGA 项目及IP。所有 FPGA 项目都带有开源的源代码。
2023-05-04 |
FPGA
,
IP
Versal Premium SysMon：如何在辅助 SLR 中对 SysMon 寄存器进行寻址
要在辅助 SLR 中启用对 Sysmon 寄存器空间的访问，须在 CIPS 和 NOC GUI 执行多个步骤
2023-04-28 |
SysMon
,
Versal Premium
,
寄存器
FPGA引脚信号分配的几个原则
现在的FPGA正变得越来越复杂，向引脚分配信号的任务曾经很简单，现在也变得相当繁复
2023-04-28 |
FPGA引脚
,
信号分配
GD（兆易创新）系列FLASH进行FPGA和ZYNQ配置固化相关操作
本文主要针对使用GD（兆易创新）系列的FLASH做启动配置片时，遇到的相关问题进行简单整理复盘
2023-04-28 |
Zynq
,
zynq7045
,
兆易创新
从FPGA说起的深度学习（八）-数据并行性
在本文中，我们将提取推理内核的数据并行性
2023-04-28 |
FPGA
,
深度学习
基于AI引擎的软决策QAM解调器设计
本文描述了在Versal™ AI Core设备上实现最大对数似然比（LLR）的计算算法。
2023-04-27 |
XAPP1388
,
Versal
,
AI引擎
,
每日头条
如何解决MPSOC万兆以太网应用中UDP接收丢包问题
本文介绍如何使能Linux网络协议栈中的RFS功能以优化MPSOC APU的并行处理能力
2023-04-27 |
MPSoC
,
ZCU102
,
UDP
,
每日头条
机器人视觉系统组成及定位算法
机器人研究的核心就是：导航定位、路径规划、避障、多传感器融合
2023-04-27 |
机器人
,
视觉处理
,
计算机视觉
Vitis AI：编译PetaLinux 踩坑汇总
最近开发的项目要用到zcu106，之前没怎么接触过嵌入式开发，结果在配置的过程中踩了不少坑
2023-04-27 |
Vitis AI
,
Petalinux
UltraScale+ Integrated 100G Ethernet Subsystem v3.1: 产品指南
本文档旨在提供高性能、低时延的 100 Gb/s 以太网端口，此端口支持广泛的用户自定义和统计数据收集
2023-04-26 |
PG203
,
UltraScale
AnDAPT产品为高性能工业机器视觉解决方案提供动力
机器视觉应用采用更大、性能更高的组件，包括镜头、图像传感器、图像传感处理器(ISP)和接口
2023-04-26 |
AnDAPT
,
机器视觉
计算机视觉：你必须了解的图像数据底层技术
本文具体介绍一下计算机视觉的工作流程
2023-04-26 |
计算机视觉
FPGA经验谈系列文章——时序不过怎么办
跟FPGA打交道这么多年，多多少少总会碰到一些时序问题
2023-04-26 |
FPGA
,
时序
‹‹
452 中的第 131
››
