FPGA 开发圈 | 电子创新网

BlackLynx 图像与视频边缘分析解决方案

BlackLynx 具有优化实现高级异构解决方案的明显运营优势，在提供异构计算解决方案方面处于领先地位。图表说明了在一个架构中包含多种高性能计算功能（GPU 和 FPGA）的综合优势。Xilinx® Alveo™ 数据中心加速器卡和 BlackLynx 技术相结合，可最大化在该网络端点进行图像和视频分析的潜力。

2020-09-15 | BlackLynx, Alveo加速器卡

【视频】整体应用加速

在本次网络研讨会上，我们将展示 Vitis 和 Vitis AI 如何帮助开发人员在 Xilinx 平台上加速整个应用。

2020-09-15 | Vitis-AI, FPGA加速

FPGA跨时钟域处理3大方法

这里主要介绍三种跨时钟域处理的方法，这三种方法可以说是FPGA界最常用也最实用的方法，这三种方法包含了单bit和多bit数据的跨时钟域处理，学会这三招之后，对于FPGA相关的跨时钟域数据处理便可以手到擒来

2020-09-15 | FPGA 应用, 跨时钟域处理

Zynq UltraScale+ RFSoC ZCU1275 特性描述套件

Zynq® UltraScale+™ RFSoC ZCU1275 特性描述套件提供您对集成型 ADC 和 DAC 以及 Zynq UltraScale+ XCZU29DR-2FFVF1760E RFSoC 上提供的 GTY 和 GTR 收发器进行特性描述和评估时所需的一切。

2020-09-15 | ZCU1275

【干货分享】Xilinx MPSoC PS/PL之间的数据交互和外设设计

MPSoC是Xilinx基于16nm工艺推出的异构计算平台，由于灵活、稳定，在业界得到了广泛的使用。异构计算是一个比较新的领域，需要协调硬件设计、逻辑设计、软件设计，对工程师的要求很高。实际设计过程中，很多工程师对实现PS/PL之间的数据交互感到头疼。本文将介绍主要的PS/PL之间的数据交互办法。

2020-09-14 | 异构计算, 数据交互

带 ToE 引擎的 SSL/TLS解决方案

安全套接字层 (SSL) 或传输层安全 (TLS) 在 Xilinx® Alveo™ 卡上提供完整的 TCP 卸载引擎 (ToE)，是提高系统级性能的理想选择，因为它提供 TCP 和加密工作的完全卸载。

2020-09-14 | Alveo-U200

当PYNQ遇上ROS - 完整的机器人实践

PYNQ作为一套开源框架，其一大优势是软件框架的兼容性，正如PPT中介绍的，基于PYNQ框架，我们不仅可以接入常用的Numpy, Pandas等，也可以接入机器人操作系统ROS。

2020-09-14 | PYNQ, 机器人, ROS

glitch-free clock switching circuit

glitch：毛刺，glitch-free clock switching circuit：无毛刺时钟切换电路，今天讨论的主题就是如何实现时钟的无毛刺切换，本文将从有毛刺的时钟切换电路、无毛刺的源同步时钟切换电路、无毛刺的异步时钟切换电路三方面展开

2020-09-14 | 毛刺

风险控制市场和交易加速解决方案

Xilinx Alveo 卡为金融证券和期货交易系统定制的快速风险控制解决方案。

2020-09-11 | 风险控制, Alveo加速器卡

【下载】基于PS和PL的以太网性能的LightWeight IP Stack应用说明

本文提供了使用lwIP库为基于Zynq® UltraScale+™器件的嵌入式系统增加网络功能的设计。

2020-09-11 | XAPP1306, 以太网IP

【视频】可编程器件在下一代安全设备和防火墙中的重要性

随着基于云的网络的增加，大量数据流入和流出企业网络，企业网络中的流量也呈指数增长。下一代防火墙安全设备需要具有高处理能力的高级安全方案和威胁防御措施，以及恶意软件检测功能。

2020-09-11 | 可编程器件, 安全设备

【分享】增加UBoot的malloc分配的内存大小

UBoot作为boot loader，默认留给malloc分配的内存的大小有限。这个大小由宏TOTAL_MALLOC_LEN定义。它在include\Common.h文件里，从宏CONFIG_SYS_MALLOC_LEN派生出来

2020-09-11 | UBoot

开发者分享 | Vitis HLS 中的 AXI4-Lite 简介-上

您是否想创建自己带有 AXI4-Lite 接口的 IP 却感觉无从着手？本文将为您讲解有关如何在 Vitis HLS 中使用 C 语言代码创建 AXI4-Lite 接口的基础知识。

2020-09-10 | AXI4-Lite, Vitis-HLS, 每日头条

加速自动驾驶：V2X（车联万物）的技术痛点及解决方案

9月17日10:00 – 11:00，赛灵思将携手雪湖科技共同举办在线直播会议，为大家带来基于赛灵思器件的车路协同方案。

2020-09-10 | 自动驾驶, V2X, 物联网, 智慧交通

AXI协议中的通道结构

AXI4协议基于猝发式传输机制。在地址通道上，每个交易有地址和控制信息，这些信息描述了需要传输的数据性质。主从设备间的数据传输有两种情况，一种是主设备经过写通道向从设备写数据（简称写交易），另一种是主设备经过读通道从从设备那里读取数据（简称读交易）

2020-09-10 | AXI协议

精彩推荐

如何在KR260 starter kit上应用gmii2rgmii IP

很多客户希望在PL里把GMII接口转换为RGMII接口，这就会用到gmii2rgmii converter IP。经常看到客户在使用这个IP的过程中遇到一些问题，本文给出了基于KR260 starter kit板卡应用gmii2rgmii的范例。

FPGA软核生态全景对比：六大厂商工具解析与产业选型建议

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现，帮助从业者在选型与应用中做出科学判断。

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

PetaLinux 先决条件第 2 部分：将自定义配方/层和程序包添加到根文件系统中

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。