跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
破解 AI 推理瓶颈:AMD 收购 MK1,瞄准企业级算力短板
20 万晶体管的奇迹:TinyGPU 用 FPGA 重现 GPU 的灵魂
如何在VeriTiger-PT100S上进行PCIe Gen5验证
增量编译(Incremental Compile)提高Vivado编译效率
Vivado® Design Suite 提供两种方法可加速产品上市进程,提高工作效率。可构建 Vivado 布局布线。在任何设计阶段处理任何类型的 ECO 问题,并可加快运行时间,确保时序收敛进程。
2019-04-18 |
增量编译
【邀请函】: Xilinx 人工智能专家@上海上交会
自适应和智能计算领域领导企业赛灵思公司(Xilinx), 将作为科技部特邀参展企业 ,携三大人工智能解决方案布展第七届中国(上海)国际技术进出口交易会。届时,赛灵思人工智能专家将提供现场演示。欢迎所有希望借助赛灵思灵活应变的平台解决方案加速实现创新应用的小伙伴们现场交流
2019-04-18 |
人工智能
【视频】面向 100G 以太网和 OTN 网络的 NetQuest OMX3200 高级包处理系统
NetQuest 是一家为实现网络监控提供网络监控和接入产品的知名供应商,在其优化的数太比特 OMX3200 系统中使用 Xilinx FPGA 进行 100G 网络包处理。OMX3200 可配置多达 4 个模块,每个模块都有自己的海量 FPGA
2019-04-17 |
NetQuest
,
高级包处理系统
,
OMX3200
【干货分享】编写可综合的FPGA代码经验总结(二)
作者:张浩 ,来源:FPGA技术联盟 10. case,casez,casex语句 Verilog定义了case,casez和casex语句,用于做多种情况下的选择语句。 reg [1:0] sel; reg [2:0] result; always @(*) case(sel) 2’b00: result = 3...
阅读详情
2019-04-17 |
Verilog
AI时代,怎样利用FPGA架构在无人机视觉等方面进行快速应用
在一年一度的中国电子ICT媒体论坛暨2019产业和技术展望研讨会上,机器人网与赛灵思(XILINX)进行了交流,了解到关于无人机方面可以采用FPGA快速实现无人机的视觉控制,早在2017年就与国内一厂商合作研发了无人机的手势控
2019-04-17 |
AI技术
,
FPGA架构
,
无人机
,
电机控制
MATLAB 中的机械臂算法——路径规划
首先告诉大家,我们所说的“路径”的是后者——trajectory。我们看一下这两种“路径”在机械臂的世界里有什么区别。
2019-04-17 |
Matlab
,
机械臂算法
,
路径规划
Vivado使用技巧(34):路径分割现象
上文提到,进行最小/最大延迟约束时,set_max_delay和set_min_delay命令要设置-from和-to选项。但是如果起点和终点设置的不合理(具体见第33篇),便会导致出现路径分割(Path Segmentation)。
2019-04-17 |
Vivado
【师资培训●天津站】2019 Xilinx FPGA师资周末集训营与您相约天津
为了满足老师们学习新技术的需求,依元素科技将于2019年4月20-21日在天津开展每月一次的FPGA师资周末集训营,本集训营完全免费,没有费用的压力,让您可以每期都参加直到您熟悉为止。
2019-04-16 |
师资培训
,
FPGA
Xilinx 联手三星打造丰富的 5G 生态系统
今年年初,三星在韩国完成了世界首例 5G 新无线电(NR)的商用部署,并预计在2019年起陆续在全球其他国家展开部署。在MWC 2019 (2019 年世界移动通信大会)上面,赛灵思执行副总裁 Liam Madden 接受了现场采访,并向广大观众分享了关于与三星合作建立 5G 生态系统的观点
2019-04-16 |
5G
,
三星电子
【干货分享】编写可综合的FPGA代码经验总结(一)
在接触Verilog 语法参考手册的时候,我们发现其提供了一组非常丰富的功能来描述硬件。所以大家往往会疑惑那些Verilog语句是可综合的,那些是只能用于写Testbench的,其实,参考手册中只有一小部分语句是可综合的,但是这一小部分可综合的语法确是我们应用最为频繁的
2019-04-16 |
Verilog
Python入门,从19个语法开始!
Python简单易学,但又博大精深。许多人号称精通Python,却不会写Pythonic的代码,对很多常用包的使用也并不熟悉。学海无涯,我们先来了解一些Python中最基本的内容。
2019-04-16 |
python
Xilinx 四大加速方案亮相 2019 ABC INSPIRE 百度云智峰会
2019 年 4 月 11 日,北京嘉里中心。2019 ABC INSPIRE 百度云智峰会隆重开幕。大会分享了百度 AI、大数据、云计算在视频采集、转码、存储、分发等方面的领先技术,并宣布,“百度云”品牌全面升级为“百度智能云”,以 ABC 三位一体战略,用更领先的 AI 能力推动中国产业智能化升级
2019-04-16 |
百度云
,
云加速
双料冠军! Xilinx ADAS 解决方案 和RFSoC FPGA 齐获CEM 2018年度最具竞争力编辑选择奖
2019年4月10日,在规模宏大的第七届中国电子信息博览会(CITE2019)《中国电子商情》杂志“2018年度编辑选择奖”颁奖典礼上,赛灵思公司ADAS 解决方案和 RFSoC FPGA 双双获奖,分别荣膺“2018年度中国最具竞争力汽车电子解决方案” 和 “2018年度中国最具竞争力FPGA产品”。
2019-04-15 |
ADAS
,
RFSoC
【重磅】GCC和CCIX宣布合作,共推异构缓存一致性加速架构
2019年4月8日,绿色计算产业联盟(GCC)和CCIX 联盟(CCIX)宣布双方签订了合作备忘录,支持CCIX 作为统一的互联技术工业标准,及GCC 服务器标准参考指南的核心要求。通过此次合作,GCC 和CCIX 将共同推动CCIX 技术在服务器生态系统中的认知和采用
2019-04-15 |
GCC
,
CCIX
,
异构计算
Vivado使用技巧(33):时序异常
Vivado不支持即时分析有矛盾的时序异常,需要运行report_exceptions进行完整的分析,报告所有时序异常。多周期路径的情况有很多,比较复杂,单独放在第35篇中讲述。本文介绍其余三种时序异常的相关知识。
2019-04-15 |
Vivado
,
时序异常
‹‹
476 中的第 421
››