FPGA 开发圈 | FPGA 社区

Vivado HLS 入门实验

当我们安装好Vivado 的时候，也同时装好了Vivado HLS.。这是个什么东西？我就有一种想一探究的感觉。网上一查，Vivado High-Level Synthesis。学习了一段时间的Zynq 7000，找了一个HLS的教程，就开始了如下入门实验，体验高级语言综合设计IP。Vivado HLS是Xilinx 推出的高层次综合工具，采用C/C++语言进行FPGA设计。... 阅读详情

2018-09-19 | Vivado HLS

Xilinx 亮相世界人工智能大会（WAIC2018） —— 创芯引领时代，智能改变未来

自适应和智能计算领域的领导企业赛灵思公司（Xilinx）将出席本周于上海·西岸艺术中心举行的为期4天的 2018 世界人工智能大会。赛灵思公司全球副总裁兼首席技术官 Ivo Bolsens 将在会中做“面向机器学习领域的特定计算架构” 的主题演讲。同时，来自深鉴科技（现属赛灵思公司）联合创始人兼CEO，姚颂也将给与会者带来“深度学习算法加速器的演进” 的主题演讲。本次大会以“人工智能赋能新时代... 阅读详情

2018-09-19 | WAIC2018, 人工智能

XDF 倒计时：部分参展方案露出！！

随着赛灵思开发者大会（XDF）日益临近，越来越多的小伙伴开始迫不及待地发布了他们所带来的方案和产品，大家是不是有一点点小激动呢？10 月 16 日，我们在长安街畔等您光临。部分方案演示以下是部分参展商及参展方案介绍，约不约？？友情提醒，开放注册还只剩下 15 天了！！！

2018-09-19 | XDF-2018

学会System Generator（18）——音频信号采集与输出

本文是该系列的第18篇。数字信号处理的内容博大精深，音频信号处理、数字图像处理、雷达信号处理等等都属于DSP系统。从本文开始将记录一些简单的音频信号处理算法在System Generator中的实现方法。本文将介绍如何搭建音频信号的采集与输出模型。音频信号基础概念音频信号属于一维信号，一些基本概念如下：采样频率：根据奈奎斯特采样定理，采样频率Fs应该不低于声音信号中最高频率2倍。... 阅读详情

2018-09-19 | System Generator, 音频信号采集

基于Xilinx的RapidIO核配置和AXI-SRIO核设计

Rapid IO协议由于无主机，且各设备之间可以并行交换信息，所以广泛应用于对交换速率要求高，且交互复杂的应用中。图0.1 SRIO应用场景 Xilinx现在有支持Serial RapidIO Gen2的核，可以应用在此场景中，但Xilinx 的 Rapid IO 核对外接口仅有 AXI 流接口，且对各类数据流的处理需要外部单独设计，不能方便的对消息、门铃、数据进行读写传输。... 阅读详情

2018-09-18 | AXI-SRIO, RapidIO

使用即用型开发板和开源软件快速开发定制的 HP 测试仪器

作者：Steve Leibson 人们经常需要开发定制的仪器用于实验或生产测试。早期的方法是通过 GPIB/IEEE-488 接口来连接仪器，并通过台式电脑或工作站进行控制。如今流行的则是 PXI 和 PXI Express 机架系统等更加模块化的方法。然而，此类安装可能很昂贵，尤其对于一次性测试或一次性堆叠更是如此。为加快开发速度并降低定制仪器的成本，设计人员应考虑具有充足板载模数转换器 (... 阅读详情

2018-09-18 | Red-Pitaya, Zynq-7010, 今日头条, Zynq

Xilinx ZYNQ 7000+Vivado2015.2系列（一）——流水灯（纯PL）

作者： ChuanjieZhu 前言：学习Xilinx的ZYNQ 7000系列，用的板子是zc702（注意不是zedboard），SOC型号是xc7z020。虽然设计思路一样，但不同的套件引脚和io标准是有区别的，zc702评估板的的外观图如下，可以对照下自己的板子：作为入门体验，本设计实现的功能是控制8个流水灯，循环闪烁，每隔1s移位一个。我们用到的部分是SoC和user LEDs。... 阅读详情

2018-09-18 | Vivado2015.2, Zynq-7000

MPSOC之2——ubuntu环境配置及petalinux安装

MPSOC的linux开发需要使用petalinux，选择Ubuntu操作系统。 1.Ubuntu 1.1. Ubuntu安装版本16.04.03 vmare版本：12.0 安装时注意选择“稍后安装”，否则是阉割版。另外，有个界面显示“删除整个磁盘”指的是虚拟机的磁盘，不会删除host上的内容，可以放心。剩下就是一路next了，比较简单。 1.2. Vmware... 阅读详情

2018-09-18 | MPSoC, Petalinux, Ubuntu

秒杀GPU：FPGA发明以来最伟大的技术详解

今年3月份，赛灵思（Xilinx）历史上第四位全球CEO Victor Peng 先生在北京正式宣布赛灵思将推出“自适应计算加速平台”ACAP。Victor 表示：“作为可以和CPU、GPU与FPGA 相提并论、并且性能远超后二者的产品，ACAP可以覆盖更加广泛的应用，帮助人们实现智能互联并且驱动自适应的世界。” ACAP采用台积电7纳米技术，在机器学习的计算能力方面比16纳米级提升20倍，... 阅读详情

2018-09-17 | ACAP, FPGA, GPU

2025年汽车AI市场规模将达到265亿美元

汽车行业是使用人工智能（AI）来模仿、增强和支持人类行为的前沿领域。利用先进的基于机器的精确定位系统，现在的半自动驾驶汽车和未来的完全自动驾驶汽车将依赖AI系统来执行各种任务。根据Tractica的最新分析，虽然自动驾驶将成为人工智能在汽车行业消费的主要动力，但AI在汽车行业的用例实际上要广泛得多，包括汽车人机交互（HMI）功能，如语音/语音识别、驾驶员面部分析、情感识别和手势识别；... 阅读详情

2018-09-17 | AI技术, 人工智能, 自动驾驶

Python开发，请避开这些坑！

相比于其他语言，Python的语法比较简单易学，但一旦不注意细节，刚入门的新手很容易就会掉进语法错误的坑里。 1. 忘记写冒号在 if、elif、else、for、while、class、def 语句后面忘记添加“:” if spam == 42 print('Hello!') 2. 误用 “=” 做等值比较 “=”是给变量赋值，“==”才是判断两个值是否相等： score = 60... 阅读详情

2018-09-17 | python

高速FPGA的PCB设计技术

如果高速PCB设计能够像连接原理图节点那样简单，以及像在计算机显示器上所看到的那样优美的话，那将是一件多么美好的事情。然而，除非设计师初入PCB设计，或者是极度的幸运，实际的PCB设计通常不像他们所从事的电路设计那样轻松。在设计最终能够正常工作、有人对性能作出肯定之前，PCB设计师都面临着许多新的挑战。这正是目前高速PCB设计的现状--设计规则和设计指南不断发展，如果幸运的话，... 阅读详情

2018-09-17 | FPGA, PCB设计

基于FPGA的块存储器资源功能验证及实现

作者：罗军，范剑峰，吕宏峰，王小强，罗宏伟，2018年电子技术应用第9期摘要：可编程逻辑阵列由于具备片内资源丰富、灵活、可重构等特点在数字信号处理、硬件加速及芯片原型验证中具有广泛的应用。块存储器作为可编程逻辑阵列中的重要片内资源，具备高速及大容量的特点。为了解决高速块存储资源功能验证时序约束要求高等不足，设计了采用跨时钟域的高速块存储器资源功能验证方法，... 阅读详情

2018-09-14 | 功能验证, 可编程逻辑阵列, 块存储器资源, 高速

MPSOC之1——overview、开发板、工具

1.MPSOC overview MPSOC是xilinx公司推出的新一代集成SOC，比ZYNQ厉害了一个等级。熟悉一个芯片，不能一头扎进详细的数据手册，应该从overview开始大概了解，然后浏览user manual的前几章，具体外设用时细读。文档：ds891-zynq-ultrascale-plus-overview.pdf　　与ZYNQ相比，最明显的变化是集成 4CORE A53... 阅读详情

2018-09-14 | MPSoC

采用Vivado 配置xilinx GTX的SATA设计

从Vivado开始，配置GTX的时候，多了一个SATA协议支持，但有些小地方还需要自己另外设置。整理了一下，分享给大家。首先打开Transceivers wizard：打开页签，线速率和参考时钟选择，在协议里面选择SATA2或者SATA3，设置参考时钟。选择编码和时钟设置，设置外部数据宽度为32位，内部40bit，8B/10B编码，使能收发缓存，全部使用发送时钟。

2018-09-14 | GTX, Vivado