All node

XDF 预告系列:魔视智能将携全新自适应前装量产自动泊车系统亮相 XDF

嵌入式人工智能自动驾驶领导者魔视智能宣布,将携其基于赛灵思汽车级异构计算平台 Zynq® UltraScale+™ MPSoC 的全新自适应前装量产自动泊车系统亮相赛灵思开发者大会 (XDF)。

强强联手,中泰证券与 Xilinx 带您体验 HLS & Alveo 金融技术加速度

XTP系统拥有“极速交易、极速行情、极致风控、极致体验”等核心性能及优势,赛灵思是自适应计算技术与方案的领导企业。在本届开发者大会上,中泰证券将与赛灵思公司强强联手,带您体验 FPGA 为 Fintech 应用所带来的极速体验。

解决FPGA时序问题的八大忠告

忠告一:如果时序差的不多,在1NS以内,可以通过修改综合,布局布线选项来搞定,如果差的多,就得动代码。

PCIE知识点:non-posted事务和posted事务

Non-posted(非转发)事务和-posted(转发)事务都是PCIE TLP(事务层包)类型。Non-posted TLP有返回TLP,而posted事务没有返回。记忆技巧:非转发事务非要返回。本文中说的事务指的是PCIE事务层TLP。

基于FPGA的多级CIC滤波器实现四倍抽取二

在实现多级CIC滤波器前我们先来了解滑动平均滤波器、微分器、积分器以及梳状滤波器原理。CIC滤波器在通信信号处理中有着重要的应用。

Xilinx AI 推断加速探索全宇宙最玄妙的科学问题

宇宙的起源是什么?什么是物质和能量?为了回答这个世界上最具挑战性,也是最终极,最玄妙的科学问题,欧洲核子研究组织成立了欧洲粒子物理实验室 (CERN),这是一个由 20,000 名科学家组成的联盟,旨在探索宇宙的起源。但为了做到这一点,研究人员必须突破技术的限制。

两种服务器系统,两类新设备:赛灵思与合作伙伴基于Alveo再续传奇

当今时代,服务提供商推出的依赖于 AI 与即时响应功能的实时服务层出不穷,这些服务都非常适合 FPGA 加速,而这,也正是赛灵思之所以在2018年推出 Alveo 数据中心加速器卡的重要推动因素之一。Alveo 加速器卡的设计,致力于大幅提升云端和本地数据中心中行业标准服务器的性能。

高斯滤波之FPGA实现

滤波是一个邻域操作算子。通常,邻域选择3x3,5x5等,这些3x3或者5x5的邻域,被称作滤波器,掩模或核。利用给定像素邻域内的像素值与掩模做卷积,从而决定该像素的最终输出值。

FPGA图像处理(5)基础功能:双线性插值(原理)

双线性插值是常用的插值算法,是许多图像处理算法的组成部分。双线性插值由包围当前目标像素点的4个像素点的数值通过与当前像素点的相对位置偏移进行插值计算。

Vivado中ROM IP核的使用

在Vivado中,对rom进行初始化的文件是.coe文件。 .coe文件的前两行的开头格式是固定的,不能改变的。其所存储的数据数量与大小是与设计rom的位宽和深度相对应的。