博客 | FPGA 开发圈

【米联客-安路飞龙DR1-FPSOC】 UDP通信篇连载-04 IP层程序设计

ICMP层数据和UDP层数据都要经过IP层打包或者解包，IP层主要功能为判断数据报文类型，进行IP首部校验，添加包头或者过滤包头，处理ICMP请求。

2024-09-14 | 米联客, 安路, FPSoC, UDP

基于FPGA的数字信号处理（4）--如何确定Verilog表达式的位宽

很多时候，Verilog中表达式的位宽都是被隐式确定的，即使你自己设计了位宽，它也是根据规则先确定位宽后，再扩展到你的设计位宽

2024-09-13 | FPGA, 数字信号处理, Verilog

1分钟快速掌握双向信号(inout信号)

今天，我们一起来探讨三态门的基本原理、在Verilog中的实现方式。

2024-09-12 | 三态门, Verilog

FPGA实现串口升级及MultiBoot（四)MultiBoot简介

我们在正常升级的过程（只使用一个位流文件），假如：（1）因为干扰通信模块收到了一个错误位；（2）或者烧写进FLASH时突然断电

2024-09-12 | FPGA, Multiboot

【米联客-安路飞龙DR1-FPSOC】 UDP通信篇连载-03 IP_ARP层程序设计

由于IP和ARP数据包送至MAC层要经过同一个通道，需要对发送的数据包类型进行判断和仲裁，这就需要额外增加一个IP_ARP层

2024-09-10 | 米联客, UDP, FPSoC, 安路

基于FPGA的数字信号处理（3）--如何确定Verilog表达式的符号

尽管signed语法的使用能带来很多便利，但同时也给表达式的符号确定带来了更多的不确定性。比如一个有符号数和一个无符号数的加法/乘法结果是有符号数还是无符号数？

2024-09-10 | FPGA, 数字信号处理, Verilog

FPGA实现串口升级及MultiBoot（三)FPGA启动加载方式

上一篇中介绍了FPGA的启动步骤，如图0 所示，今天这篇文章就要在上一篇文章基础上进行分支细化，首先我们先了解FPGA 启动加载的几种方式

2024-09-10 | FPGA, MultiBoot.

【FPGA数字信号处理】并行FIR滤波器

今天介绍一下并行 FIR 数字滤波器的原理以及实现。

2024-09-09 | FPGA, 数字信号处理, FIR滤波器

最酷的 FPGA 技术之一：DFX 实例精讲

在微秒内交换“硬件”：使用 AMD 的 FPGA 即可实现。该技术称为DFX(Dynamic Function Exchange)。

2024-09-09 | FPGA, DFX

【米联客-安路飞龙DR1-FPSOC】 UDP通信篇连载-02 MAC层程序设计

前面我们介绍了以太网的基本概念，及涉及的各层协议格式，接下来我们通过设计Verilog程序来实现以太网各个子层的功能

2024-09-06 | 米联客, 安路, FPSoC, UDP

FPGA数字信号处理基础 - 什么是频域?

今天，就让我们一同深入这个充满魅力的数字信号处理基础——频域世界。

2024-09-06 | FPGA, 数字信号处理, 频域

深度分析Intel为什么在 2015 年收购 Altera？现在又为什么抛弃Altera？

在写这篇文章时，我想了很多标题，但总感觉没有哪个能把文章的意思全都总结清楚的，所以我又起了副标题：断臂求生的Intel。

2024-09-05 | Intel, Altera

FPGA实现串口升级及MultiBoot(二)FPGA启动流程

这个系列开篇肯定要先了解FPGA的启动流程，试想一下：我想实现MultiBoot，那么我应该在什么时候开始升级，升级失败后FPGA进行了哪些操作

2024-09-04 | FPGA, Multiboot

基于FPGA的数字信号处理（1）--一文搞懂定点数

数字电路中，小数可以用两种形式来表示：「定点数」和「浮点数」。浮点数的内容我们下篇文章再讲，本文只讲定点数。

2024-09-03 | FPGA, 数字信号处理, 定点数

Altera FPGA与高速ADS4249和DAC3482的LVDS接口设计

本文以TI的ADS4249（ADC）和DAC3482（DAC）之间的接口为例，介绍Altera FPGA与ADC/DAC之间的DDR LVDS接口设计以及时序约束详细设计。

2024-09-03 | Altera, ADS4249, DAC3482, LVDS接口

精彩推荐

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

PetaLinux 先决条件第 2 部分：将自定义配方/层和程序包添加到根文件系统中

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：