博客 | FPGA 开发圈

从FPGA说起的深度学习（九）- 优化最终章

在本教程中，我们将介绍使用 FPGA 实现深度学习的技术，深度学习是近年来人工智能领域的热门话题。

2024-07-18 | FPGA, 深度学习

FPGA常见面试题总结

2024-07-18 | FPGA

可编程逻辑器件适航标准-DO254 VHDL编码规范

本文汇总了可编程逻辑器件适航标准-DO254 VHDL编码规范

2024-07-17 | VHDL, DO254, 可编程逻辑器件

如何理解FPGA设计中的时钟?

本文将详细介绍FPGA时钟设计的概念、技巧和优化策略。

2024-07-17 | FPGA设计

代码开源！用Versal FPGA加速矩阵乘法

该论文主要围绕着深度学习应用对密集矩阵乘法（Matrix Multiply, MM）的大量需求展开

2024-07-16 | Versal, 矩阵乘法, 深度学习

如何理解同步时钟与异步时钟?

本文将详细介绍下FPGA设计中的同步适中就好与异步时钟，帮助读者在实际项目中应用这些概念。

2024-07-15 | 同步时钟, 异步时钟, FPGA设计

在HLS中插入HDL代码

本文介绍一种在HLS中插入HDL代码的方式，结合两者的优势为FPGA开发打造一把“利剑”。

2024-07-15 | HLS, HDL, FPGA

加速AI算法中矩阵乘法的FPGA实现

随着大模型越来越火，算力成了绝对的稀缺资源，因此现在很多的研究方向都是如何降低AI算法中的运算

2024-07-12 | AI技术, FPGA, 矩阵乘法

Verilog数值表示详解

FPGA开发中，Verilog的数值表示方式需要理解透彻，今天详细介绍一下Verilog中的数值表示方法。

2024-07-12 | Verilog, FPGA开发

基于FPGA的SD卡读写操作（一）

本文介绍写SD卡的理论知识，主要包括SD卡分类、容量、速度、管脚、物理结构以及命令控制等。

2024-07-09 | FPGA, SD卡

Verilog中常用编译指令

本文将详细介绍Verilog中的编译指令，帮助大家更高效地进行硬件设计。

2024-07-09 | Verilog, 编译指令

Xilinx 7系列FPGA DDR3控制器——mig使用总结（仿真）

在使用mig控制器的时候，我们应该怎么仿真呢？关于这个问题其实有2个观点

2024-07-05 | 7系列FPGA, DDR3控制器

FPGA的综合和约束的关系

为了仿真SystemVerilog网络列表，需要每个组件的仿真模型。目标ASIC或FPGA供应商将提供用SystemVerilog编写的仿真库

2024-07-03 | FPGA, SystemVerilog, 约束

简谈FPGA比特流结构

比特流是一个常用词汇，用于描述包含FPGA完整内部配置状态的文件，包括布线、逻辑资源和IO设置。

2024-07-02 | FPGA, 比特流

5G NTN多普勒频偏补偿方法

基于5G NTN的技术方案将是未来卫星互联网的重要发展方向之一，随着3GPP R-18的冻结，5G-A将在近两年全面落地。

2024-07-02 | 5G-NTN, 多普勒频移

精彩推荐

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

FPGA实现ISP CCM和3D LUT调色

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

VCK190 Versal CPM QDMA EP Design 使用Set_Up_Debug示例

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

基于7系列FPGA开发板的LCD1602驱动

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705