博客 | FPGA 开发圈

Xilinx 7系列FPGA DDR3控制器——mig使用总结（性能）

说到DDR3的接口设计，有一个无法避开的问题，就是DDR3的读写性能，一方面需要一个好的设计来提升DDR3的读写性能

2024-09-02 | 7系列FPGA, DDR3控制器

FPGA数字信号处理基础 - 连续信号离散化与采样定理

今天，我们将一起探索数字信号处理基础中至关重要的两个概念：连续信号离散化与采样定理。

2024-09-02 | FPGA, 数字信号处理

FPGA与高速ADC LVDS数据接口设计考虑

本文描述了ADC和FPGA之间LVDS接口设计需要考虑的因素，包括LVDS数据标准、LVDS接口数据时序违例解决方法以及硬件设计要点

2024-08-30 | FPGA, ADC, LVDS

[米联客-安路飞龙DR1-FPSOC] UDP通信篇连载-01 以太网协议介绍

本文介绍了基于XILINX FPGA的米联客UDP协议栈的实现原理、内部逻辑、仿真测试、上板验证

2024-08-30 | 米联客, UDP, 安路, 以太网协议

FPGA数字信号处理基础 - 如何理解时域?

本文将以通俗易懂的方式，让大家深入了解数字信号处理基础中的时域概念。

2024-08-29 | FPGA, 数字信号处理, 时域

从Versal系列的产品形态看AMD FPGA的发展方向

随着数据量的爆炸性增长和计算需求的多样化，传统的“一刀切”式CPU已经难以满足所有应用的需求

2024-08-28 | Versal, FPGA, AMD

FPGA数字信号处理基础 - 什么是“信号”

在数字信号处理的奇妙世界里！“信号”是一切的基础，理解了信号，就相当于拿到了开启数字信号处理大门的钥匙。

2024-08-27 | FPGA, 数字信号处理

FPGA与高速ADC接口简介

本文介绍FPGA与高速ADC接口方式和标准以及JESD204与FPGA高速串行接口。

2024-08-27 | FPGA, ADC

【米联客-安路飞龙DR1-FPSOC】SDK入门篇连载-03 GPIO PS/PL实验

本文对FPSoC芯片GPIO进行介绍，通过点亮PS LED和PL LED以及读取PL按键输入值，来控制LED灯闪烁，演示GPIO PS和GPIO PL的使用方法。

2024-08-23 | 米联客, 安路, FPSoC, GPIO

一文快速认识数字滤波器

在当今数字化的时代，数字滤波器如同一位幕后的魔法大师，在众多领域施展着它的神奇魔力，悄然改变着我们的生活。那么，究竟什么是数字滤波器呢？

2024-08-23 | 数字滤波器

Xilinx FPGA 7系列 GTX/GTH Transceivers

7系列FPGA GTX和GTH收发器是功率高效的收发器，GTX收发器支持500 Mb/s至12.5 Gb/s的线路速率，GTH收发器支持13.1 Gb/s的线路速度

2024-08-22 | 7系列FPGA, 高速收发器

一起来聊聊Versal AIE

基于ACAP架构的Versal系列产品,在各种加速应用中,相信各位都有所了解了,作为一个异构混合加速平台,Versal结合处理器部分(A72+R5处理器)

2024-08-21 | Versal, AMD, ACAP, 首页推荐

【米联客-安路飞龙DR1-FPSOC】SDK入门篇连载-02 FPSoc程序固化入门

在应用的调试过程中，我们可以直接将其下载到DDR(或者其他介质)中运行，但处于非调试模式(例如部署到生产环境)时，则需要通过存储介质启动 app

2024-08-21 | 米联客, 安路飞龙, FPSoC, SDK

基于 FPGA 的低成本、低延时成像系统

今天介绍一下使用FPGA实现低延迟的成像系统

2024-08-20 | 图像处理, FPGA

高效边缘AI：用Gemmini加速器在FPGA上部署CNN

本文主要介绍了在边缘设备上部署卷积神经网络（CNN）的一种方法，使用现场可编程门阵列（FPGA）和Gemmini加速器

2024-08-20 | AI技术, CNN, Gemmini加速器, ZCU102

精彩推荐

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

PetaLinux 先决条件第 2 部分：将自定义配方/层和程序包添加到根文件系统中

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：