博客

这是一篇翻译自国外的4年前的文章，内容较长，我对原文内容做了精简，干货满满，希望大家可以读完

相机基于 AMD Xilinx Zynq 7010 片上系统构建，该系统结合了一对运行频率为 667MHz 的 Arm Cortex-A9 CPU 内核和一个具有 28k 个逻辑单元的 FPGA

FIR滤波器是数字信号处理中常用的滤波器，除了通过Verilog代码自己实现外，Vivado提供了一个FIR滤波器 IP，可以直接调用。

在做加、减、乘、除等运算时，经常会发生 溢出 的情况。比如1个4bits的 计数器（每个时钟累加1）

该层实现用户数据和UDP报文的互转，相比于其它层次的设计，该层的逻辑相对简单。

本文只讨论整数部分的溢出截位处理，小数部分的处理下篇文章再说。对整数的截位处理，实际上就是对溢出的处理

这篇文章我们来看一下在FCCM 2016上，关于FPGA的预测的TOP11，我们现在以2024年的视角，回看这些预测，哪些已经被验证？哪些还没实现？