跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
下载中心
Versal自适应SoC封装和引脚架构手册
本文描述了Versal™自适应SoC的封装和引脚规格。
2023-03-30 |
AM013
,
Versal
Vitis AI 优化器用户指南
本文档涵盖了以下设计进程：机器学习和数据研究——将机器学习模型从 PyTorch、TensorFlow
2023-03-29 |
Vitis-AI
,
优化器
,
用户指南
,
每日头条
Versal ACAP Transceivers Wizard LogiCORE IP 产品指南
此向导有助于配置一个或多个串行收发器。此向导还有助于生成设计示例，用于进行简单仿真。
2023-03-27 |
Versal ACAP
,
PG331
,
每日头条
UltraScale+ 器件 Integrated Block for PCI Express 产品指南(v1.3)
该核属于高带宽、高可缩放性且高可靠性的串行互连构建块解决方案，适用于基于UltraScale+™架构的器件。
2023-03-23 |
PG213
,
UltraScale+
,
产品指南
,
每日头条
DMA/Bridge Subsystem for PCI Express 产品指南 (v4.1)
赛灵思 DMA Subsystem for PCI Express® 可实现高性能、可配置的分散聚集 DMA
2023-03-22 |
PG195
,
产品指南
,
PCI Express
,
每日头条
Bootgen 用户指南
本文描述如何为 Zynq®-7000 SoC、7 系列 FPGA 和 Versal® ACAP 器件生成启动镜像。
2023-03-20 |
UG1283
,
v2022.2
VPK180评估板用户指南
本文详细描述了VPK180评估板的功能
2023-03-10 |
VPK180
,
每日头条
,
用户指南
Vivado 用户指南：逻辑仿真
本文提供了仿真进程以及 Vivado® Design Suite 中的仿真选项的概述
2023-03-10 |
Vivado
,
逻辑仿真
,
用户指南
AI引擎及其应用 (v1.2)
本白皮书介绍了人工智能引擎及其应用。
2022-12-26 |
wp506
,
AI引擎
AI 引擎工具和流程用户指南
本指南阐述了对 AI 引擎 graph 应用进行编译与仿真、使用 Vitis 工具流程来集成应用
2022-12-08 |
AI引擎
,
用户指南
,
每日头条
Vivado Design Suite Tcl 命令参考指南
本指南涵盖了以下设计流程：硬件、IP和平台开发。
2022-11-25 |
Tcl命令
,
Vivado
,
UG835
,
每日头条
使用 Xilinx Power Estimator 实现准确的最差情况功耗估算七步法
本文介绍使用 Xilinx Power Estimator 实现准确的最差情况功耗估算七步法
2022-11-16 |
功耗估算
,
UG907
,
每日头条
Zynq UltraScale+ MPSoC上的单芯片FIPS 140-3
本文详细介绍了一种实现FIPS 140-3认证的SEE的方法。
2022-11-10 |
WP548
,
FIPS140-3
,
每日头条
基于去序列化过采样数据的时钟和数据恢复单元
本文描述了一个使用专用高速收发器的多级串行接口。该设计以非整数数据恢复单元为基础，将数据速率下限扩展到0 Mb/s。
2022-11-08 |
串行接口
,
每日头条
,
XAPP1240
Vivado 设计套件：围绕 IP 的设计流程
Vivado® Design Suite 可提供围绕 IP 的设计流程，支持您将来自各种设计的 IP 模块添加到自己的设计中
2022-11-02 |
Vivado
,
用户指南
,
每日头条
第一页
前一页
…
3
4
5
…
下一页
末页
