每日头条

在UltraScale系列FPGA上实现LVDS 1:7接收视频数据

本文介绍Xilinx® UltraScale FPGA实现LVDS 1:7接收数据解串

AMD Xilinx MIPI solution

MIPI典型应用是在ISP领域,CMOS senor输出视频流,给FPGA PHY层,串并转换后给协议层处理。

Kria KR260 机器人入门套件:通过硬件加速释放机器人

Kria™ KR260机器人入门套件包括用于机器人、机器视觉、工业通信和控制应用的预建接口、可定制的硬件加速功能,并通过Kria SOM加快部署时间。

Versal DDR4/LPDDR4 硬核控制器 (NOC IP) I/O planning快速指南

今天我们来介绍一下I/O planning方面的设计考虑和实现流程。

Vitis AI 2.5正式发布,让 AI 加速体验更上一层楼

本文将对 Vitis AI 2.5 的新功能及优化进行概述。

Vivado ML 2022.1 的新增功能

本视频介绍了此版本中的新功能和增强功能,包括 Versal® 设计的结果质量 (QoR) 改进、基于 ML 的资源估计、面向 Versal 器件的 ML 策略运行以及其他器件支持。

第三代Zynq RFSoC器件射频数据转换器应用: 时钟设计-上

Zynq UltraScale+ RFSoC 是业界首款单芯片自适应无线电平台,在一款芯片内集成射频直采数据转换器、单芯片软决策前向纠错核(SD-FEC)、FPGA逻辑、完整的ARM处理器子系统和高速收发器等。

HLS 分区能否加速 FPGA布局布线?

最近,在ACM的FPGA 2022会议上发表了一篇题为“RapidStream: FPGA HLS设计的并行物理实现”的论文,论文中描述了一种非常有趣的方法,通过FPGA设计软件推动HLS设计更快地运行在多核处理器上。

基于赛灵思的传感器融合方案

赛灵思作为可编程器件的领导品牌,在汽车电子系统,尤其在传感器融合方面提供了全面的方案。且待本文向您徐徐道来

ZU1 MPSoC:小巧、强大、现已上市

如果您正开发一款智能边缘应用,需要将处理能力融于超紧凑的封装中,那么我们要告诉您一个好消息:Zynq® UltraScale+™ ZU1 MPSoC 现正以更多样的封装形式出货,包括超紧凑 InFO 封装。