Xilinx 推出专为 HPC 与大数据工作负载打造的史上最强大加速器卡—— Alveo U55C
judy 在 周三, 11/17/2021 - 11:59 提交赛灵思今日在SC21 全球超级计算大会上宣布,推出 Alveo™ U55C 数据中心加速器卡,以及一款基于标准、API-driven 的集群解决方案,用于大规模部署 FPGA。Alveo U55C 加速器可为高性能计算( HPC )和数据库工作负载提供卓越的单位功耗性能,同时还能通过赛灵思® HPC 集群解决方案简便扩展。
赛灵思今日在SC21 全球超级计算大会上宣布,推出 Alveo™ U55C 数据中心加速器卡,以及一款基于标准、API-driven 的集群解决方案,用于大规模部署 FPGA。Alveo U55C 加速器可为高性能计算( HPC )和数据库工作负载提供卓越的单位功耗性能,同时还能通过赛灵思® HPC 集群解决方案简便扩展。
长期以来,EDA 面临着各种挑战:器件数量越来越多、设计越来越复杂。尽管摩尔定律逐步放缓,但在过去 20 多年间,FPGA 晶体管数量呈现的指数级增长丝毫未减。赛灵思利用堆叠硅片互联等技术,在异构集成方面取得了领先地位,同时还增加了 ARM 处理器子系统、AI 引擎或众多连接块
Kria KV260 超长干货之开箱指南
Xilinx Adapt – 中国站是Xilinx Adapt 2021 线上技术大会的延伸,云集了赛灵思高层与技术专家、合作伙伴与客户,带来最新技术方案、用户案例、产品培训和应用实操。Xilinx Adapt中国站参会须知如下:
对于任何一项设计,要想尽可能实现最低的功率包络,都需要在设计周期早期准确估算功耗。早期估算有助于选择合适的器件、充分发挥架构优势、更改设计拓扑,以及使用不同 IP 块。在设计阶段早期妥善权衡取舍,可以帮助用户在满足规格要求的同时,将自身产品更快速推向市场。本文档旨在介绍如何根据 Versal™ ACAP 架构的描述来使用 Xilinx Power Estimator (XPE)。
“方法论 (Methodology)” 报告是 Vivado 工具中的一项功能,它使用 UltraFast 设计方法论 (UFDM) 以及 Versal ACAP 设计方法论来帮助精简设计进程和提升 QoR。方法论分析是一种特殊形式的设计规则检查,专用于检查是否符合设计方法论,并识别进程中出现的常见错误。
费米实验室,普林斯顿大学,芝加哥大学等科研机构联合发表了基于PYNQ RFSoC框架的开源量子位控制器-QICK (QuantumInstrumentation Control Kit),能够支持直接合成最高6GHz载波频率的控制脉冲。QICK包含Xilinx的ZCU111评估板,定制化的固件和软件和一个可选的定制化的模拟前端板。
在新冠疫情的影响下,互联网视频流量呈加速增长态势。电子竞技、远程医疗、电子商务、娱乐和远程学习中的视频转码工作负载愈加普遍,计算密度也进一步增大。这样一来,内容分发网络( CDN )提供商便面临巨大压力,因为他们需要以最低的资本支出( CAPEX )高效分发直播视频内容,而该情况也迫使他们对自身硬件基础设施和软件功能进行重新评估。
赛灵思今日宣布,其现场可编程门阵列( FPGA )和自适应片上系统( SoC )器件正为一系列索尼电子产品提供支持,用于专业音视频( A/V )应用,包括最新 XVS-G1 4K 直播制作切换台。赛灵思与索尼强强联手,借助双方前沿技术共同打造世界上最先进的音视频产品,用于拍摄和转播全球现场活动。
长期以来,无线电接入网 (RAN) 市场主要由少数几家为网络运营商提供整体解决方案的供应商所服务。而向 5G 转型所带来的对更强网络性能的追求和底层软硬件复杂度的提升,为运营商门创造了机遇,使其能够考虑基于开放标准的 O-RAN 解决方案,摆脱单厂商解决方案的束缚。