跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
Python进阶:迭代器与迭代器切片
迭代器是 Python 中独特的一种高级特性,而切片也是一种高级特性,两者相结合,会产生什么样的结果呢?
2019-10-18 |
python
Fintech:FPGA 如何加速衍生品定价模型
Fintech 是一个合成词,是 Financial technology 的缩写,直译过来 Fintech 的中文就是“金融科技”。其本质是指用来提高金融服务效率的科技手段,比如大数据、云计算、智能投顾、区块链、移动支付等现代技术,它们的出现大大提高了传统金融服务的速度和效率。
2019-10-17 |
FPGA
,
风险管理
FPGA设计规范之Verilog编码规范
命名规则:① 首先每个文件只包含一个module,而且module名要小写,并且与文件名保持一致;② 除parameter外,信号名全部小写,名字中的两个词之间用下划线连接,如receive_clk_b;③ 由parameter定义的常量要求全部字母大写......
2019-10-16 |
FPGA
,
Verilog-HDL
xilinx 7系列FPGA之XADC简介
今天咱们来聊一聊FPGA里面的XADC功能。XADC即Xilinx公司的FPGA里集成的一个ADC模块、温度传感器、电压传感器的集合。在7系列FPGA里,除了少数spartan系列的低端FPGA没有XADC外,其它所有的7系列FPGA里都有XADC模块。
2019-10-15 |
7系列FGPA
,
XADC
Python进阶:自定义对象实现切片功能
切片是 Python 中最迷人最强大最 Amazing 的语言特性(几乎没有之一)。那么,我们是否可以定义自己的序列类型并让它支持切片语法呢?更进一步,我们是否可以自定义其它对象(如字典)并让它支持切片呢?
2019-10-14 |
python
xilinx 7系列FPGA之存储器篇简介
上一篇咱们说了slice,提到了其与全局时钟在一起就可以实现任意的组合逻辑和时序逻辑功能,但很多时候咱们还需要将FPGA内部的数据暂时存储,用作它用。Slice作为FPGA最基本的单元,也是能够完成数据存储的功能,但显然有些大材小用,因此xilinx公司在其FPGA内部专门集成了很多存储器模块,称作Block RAM......
2019-10-14 |
7系列FGPA
嵌入式软件与生态系统:为嵌入式开发者提供必要的组件
Xilinx 及其联盟成员提供嵌入式工具与运行时环境可帮助您高效快速地将概念转化为生产。我们可为您提供使用 Xilinx Zynq® SoC 和 Zync UltraScale+ MPSoC 器件、MicroBlaze™ 处理器内核和 Arm Cortex-M1/M3 微控制器创建嵌入式系统所需的所有组件,包括开源操作系统和裸机驱动程序、多运行时和......
2019-10-12 |
嵌入式软件
Python进阶:切片的误区与高级用法
众所周知,我们可以通过索引值(或称下标)来查找序列类型(如字符串、列表、元组…)中的单个元素,那么,如果要获取一个索引区间的元素该怎么办呢?
2019-10-11 |
python
Vitis 加速库:广泛且性能优化的开源库
Vitis™ 统一软件平台包括一组广泛的、性能优化的开源库,这些库提供了即开即用的加速功能,并且对现有应用实现最小化代码更改或零更改。
2019-10-11 |
Vitis
,
开源软件
Vitis AI:从边缘到云的最佳人工智能推断
Vitis™ AI 是 Xilinx 的开发平台,适用于在 Xilinx 硬件平台(包括边缘设备和 Alveo 卡)上进行人工智能推断。它由优化的 IP、工具、库、模型和示例设计组成。Vitis AI 以高效易用为设计理念,可在 Xilinx FPGA 和 ACAP 上充分发挥人工智能加速的潜力。
2019-10-11 |
Vitis
,
人工智能
,
云
【vivado学习六】 Vivado综合
在“设置”对话框的“约束”部分下,选择“默认约束设置”作为活动约束设置;包含在Xilinx设计约束(XDC)文件中捕获的设计约束的一组文件,可以将其应用于设计中。
2019-10-10 |
Vivado
Vitis 软件平台:适合从边缘到云的所有开发者
Vitis 统一软件平台包括:全面的内核开发套件,可无缝构建加速的应用;完整的硬件加速开源库,针对 Xilinx 硬件平台进行了优化;插入特定领域的开发环境,可直接在熟悉的更高层次框架中进行开发;不断发展的硬件加速合作伙伴库和预建应用生态系统。
2019-10-10 |
Vitis
,
Vitis 软件平台
,
开发套件
ZYNQ学习:GPIO、MIO、EMIO的区别
首先来理清楚MIO与EMIO的关系。MIO是PS的I/O引脚,一共有54个,分为Bank0与Bank1,可以接许多外设比如UART、SPI或GPIO等,另外可以引脚复用。
2019-10-09 |
Zynq
,
GPIO
,
EMIO
FPGA开发基本流程有哪些?
FPGA是可编程芯片,因此FPGA的设计方法包括硬件设计和软件设计两部分。硬件包括FPGA芯片电路、 存储器、输入输出接口电路以及其他设备,软件即是相应的HDL程序以及最新才流行的嵌入式C程序。
2019-10-09 |
FPGA
PCIe连载(二)PCIe总线架构和层次结构
如果将计算机比作人的话,CPU就是人的大脑,而PCIe就是人的神经中枢,负责内部数据信息的传输。
2019-10-09 |
PCIe总线
,
PCIe
第一页
前一页
…
83
84
85
…
下一页
末页