跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
基于AMD Versal器件实现PCIe5 DMA功能
AI 算力革命中,硬件辅助验证(HAV)如何点亮硬件加速之路?
高速串行接口调试难?XSBERT一键搞定误码率与眼图扫描!
【视频】 Vivado 2020.2 中的新增功能介绍
本视频着重介绍了 Vivado Design Suite 2020.2 版中的新增功能,包括操作系统和器件支持、高级别增强功能以及加速设计集成、实现与验证相关的各项改进措施。
2021-03-22 |
Vivado
Xilinx FPGA AXI4总线介绍(一)
AMBA® AXI4(高级可扩展接口 4)是 ARM® 推出的第四代 AMBA 接口规范,AMBA(Advanced Microcontroller Bus Architecture)是片上总线标准,包含AHB(Advanced High-performance Bus)、ASB(Advanced System Bus)和 APB(Advanced Peripheral Bus)。
2021-03-22 |
AXI4总线
开发者分享 | 如何在 Petalinux 下定位 decice-tree 错误
今天邀请到赛灵思专家和大家分享下如何在 Petalinux 下定位 decice-tree 错误的一些技巧。
2021-03-19 |
Petalinux
赛灵思 App Store, 助力万物加速!
赛灵思应用商店 (Xilinx App Store) 是赛灵思首次面向广大用户所提供的数字化自适应加速应用发布平台,其加速应用来自赛灵思、第三方合作伙伴和优质独立软件开发商。目前,Xilinx 应用商店支持多种领域的加速计算,包括视频及图像处理、数据分析、高性能计算、机器学习及网络安全等
2021-03-19 |
App-Store
,
赛灵思应用商店
,
每日头条
【视频】您所不知道的 Xilinx:深耕汽车市场 20 年的故事
您所不知道的 Xilinx:深耕汽车市场 20 年的故事
2021-03-19 |
Xilinx
,
汽车市场
Vivado DDS IP配置与仿真(1)正弦、余弦信号发生器
本次使用Vivado调用DDS的IP进行仿真,并尝试多种配置方式的区别,设计单通道信号发生器(固定频率)、Verilog查表法实现DDS、AM调制解调、DSB调制解调、可编程控制的信号发生器(调频调相)。
2021-03-19 |
数字信号处理
,
DDS
,
Vivado
开启无限可能的世界:Vitis HLS 前端现已全面开源
赛灵思一直致力于支持开源计划的不断飞跃,为帮助开发人员和研发社区充分发挥自适应计算的优势,我们再次做出了令人振奋的举措: 在 GitHub 上开放提供 Vitis HLS(高层次综合)前端。Vitis HLS 工具能够将 C++ 和 OpenCL™ 功能部署到器件的逻辑结构和 RAM/DSP 块上。
2021-03-18 |
Vitis-HLS
你好,新一代SmartNIC !
随着技术的发展与革新,服务器、SmartNIC与DPU之间的界限越来越模糊,但实际上,定义与用例之间几乎没有多大关系。今天,我们针对Xilinx日前推出的新一代Alveo SmartNIC产品组合,从中窥探SmartNIC的未来发展趋势:可组合性。
2021-03-18 |
SmartNIC
【视频】赛灵思 UltraScale+ 成本优化的产品组合
了解全新的 16nm Artix® UltraScale+™ FPGA 系列和 Zynq® UltraScale+ MPSoC ZU1 器件,以超紧凑的封装提供,可为成本敏感型的边缘和网络应用提供无与伦比的计算密度。
2021-03-18 |
UltraScale+
【下载】UltraFast 设计方法指南(适用于赛灵思 FPGA 和 SoC)(中文版) (v2020.2)
本文档旨在描述推荐的设计方法,帮助用户在 Vivado® Design Suite 中有效利用赛灵思 FPGA 器件资源,并加速完成设计实现和时序收敛。提供推荐方法背后的原理,以支持用户制定出明智的设计决策。
2021-03-18 |
UG949
,
设计指南
,
时序收敛
一图读懂赛灵思 UltraScale+ 新成员
一图读懂赛灵思全新UltraScale+成本优化型产品组合
2021-03-17 |
UltraScale+
,
Artix-UltraScale+
,
每日头条
Xilinx 以成本优化型 UltraScale+ 产品组合拓展新应用,实现超紧凑、高性能边缘计算
赛灵思今日宣布面向市场扩展其 UltraScale+ 产品组合,以支持需要超紧凑及智能边缘解决方案的新型应用。新款 Artix® 和 Zynq® UltraScale+ 器件的外形尺寸较传统芯片封装缩小了70%,能够满足工业、视觉、医疗、广播、消费、汽车和互联市场等更广泛的应用领域。
2021-03-17 |
边缘计算
,
Artix-UltraScale+
【用户指南】探索 Versal ACAP 设计方法论
身处智能时代,科技发展日新月异,伴随数据中心、有线网络、5G 无线和汽车等愈加丰富的场景,相应的技术与功能也正经历飞速迭代,因此,单一计算架构已难以应对海量数据处理需求,赛灵思 Versal ACAP多核异构计算平台致力于帮助所有开发者保持即时的灵活应变能力。
2021-03-17 |
Versal ACAP
,
用户指南
引领数据中心转型,赛灵思做了什么?
人工智能的发展、日益复杂的工作负载以及非结构化数据的爆炸式增长,正迫使数据中心快速转型。随着 5G 、人工智能( AI )、云计算、物联网及自动驾驶等新一代信息技术快速演进,全球数据正呈指数级增长并呈海量聚焦态势。
2021-03-17 |
SmartNIC
,
Alveo-SN1000
一文看懂FPGA原型验证的技术进阶之路
目前ASIC的设计变得越来越大,越来越复杂,单片FPGA已不能满足原型验证要求,多片FPGA验证应运而生。RTL逻辑的分割、多片FPGA之间的互联拓扑结构、I/O分配、高速接口都对应用FPGA原型验证的芯片开发者提出了更高的要求也带来了前所未有的挑战。
2021-03-16 |
FPGA原型验证
,
新思科技
‹‹
457 中的第 268
››