FPGA 开发圈 | FPGA 社区

fpga ram初始化文件coe与mif

本文介绍使用coe初始化xilinx fpga ram和使用mif文件初始化intel fpga ram的方法。

2022-09-27 | FPGA设计

一种减少1mm间距的BGA下铜线之间的串扰的技术

本白皮书介绍了一种减少1毫米间距的BGA器件中铜线间串扰的技术。

2022-09-26 | BGA, 串扰, WP547, 每日头条

GNOME 43.1为AMD-Xilinx Kria KR260添加Wayland支持

AMD-Xilinx 目前官方宣布的、适用于该机器人开发套件的发行版本为 Ubuntu 22.04 LTS 和 ROS 2

2022-09-26 | KR260, KRIA, Canonical

简化FPGA电源系统管理，你可以试试这款产品！

FPGA广泛应用于各种电子系统，甚至取代ASIC，但其周围具有复杂的电源系统

2022-09-26 | FPGA电源, 电源系统管理

set_output_delay如何约束？

顾名思义，output_delay就是指输出端口的数据相对于参数时钟边沿的延时。

2022-09-26 | 时钟约束

FPGA电源测试及几个典型案例

在硬件设计电路中，根据芯片功能复杂度，可编程芯片一般都需要不止一种供电电源来驱动芯片内部的不同功能块

2022-09-23 | 电源测试, FPGA电源, 每日头条

Xilinx 7系列SelectIO结构之DCI（动态可控阻抗）技术（一）

PC电路板必须恰当的端接避免反射和振铃。本节我们介绍Xilinx器件DCI技术

2022-09-23 | SelectIO, DCI技术

在PetaLinux外部创建Linux 模块

PetaLinux 是一个强大的实用工具，支持设计人员轻松创建 Linux 镜像并在自己的目标平台上运行。

2022-09-23 | Petalinux, LINUX, 每日头条

AXI EPC IP 使用详细说明

Xilinx FPGA 内嵌的 CPU ，可以通过 AXI EPC 在 FPGA 芯片外接多个多种外设芯片

2022-09-23 | Vivado, AXI

Verilog语法之任务Task与函数Function

与C语言中的函数类似，在Verilog代码中，通过把代码分成小的模块或者使用任务（task）和函数（function）

2022-09-22 | Verilog

JESD204接口调试总结——Xilinx JESD204B IP 工程应用

作为一个ADC和DAC接口，我们需要构建一个顶层模块

2022-09-22 | JESD204接口, JESD204B

DDR应用中链表的设计

本文重点介绍在FPGA设计中有关链表的方案以及一些难点。

2022-09-22 | DDR

在 Vivado 中使用 HLS 创建的IP

在本实践中，我们将实际实现 HLS 组件作为 FPGA 设计的一部分

2022-09-22 | Vivado, HLS

开放式RAN系统架构和mMIMO

本文提供了关于O-RAN架构的教程，以及规范RU、DU和CU之间接口的方法，以实现互操作性

2022-09-21 | mMIMO, O-RAN, 每日头条

JESD204接口调试总结——Xilinx JESD204B IP testbench解析

Xilinx JESD204B IP testbench解析

2022-09-21 | JESD204, JESD204B

精彩推荐

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

如何修改DisplayPort EDID

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE PLIO 简介

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

Versal器件Advanced Flow概览

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

提升嵌入式系统设计：Microchip PolarFire® SoC Discovery工具包助您一臂之力

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

GTM chip to chip仿真

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example