FPGA 开发圈 | 电子创新网

2021 年的汽车“芯”该怎么选？Xilinx汽车电子研讨会为您深度解读

在不平凡的2020年，智能化引领汽车产业带来崭新变革，站在2021年的新起点上，基于对自动驾驶汽车技术的不断深入探索，赛灵思将在汽车领域开拓一片新天地，而汽车产业也将继续拥抱新技术与新方法，为实现自动驾驶奠定基石！汽车产业在 2021 年将面临哪些新挑战，迎接哪些新变化？2021年 3月3日至 3月5日，“Xilinx Adapt China: 汽车电子” 将为你完整解读。

2021-01-27 |

面向 Versal ACAP的 SmartLynq+ 模块：秒级迭代，最大化生产力

SmartLynq+ 模块的构建旨在满足高速调试和跟踪需求，主要面向使用 Versal™ 平台的开发者。与以前的赛灵思调试产品相比，SmartLynq + 模块通过 HSDP 可将 Linux下载时间最多提高28倍，并将数据捕获速度提高100倍。

2021-01-27 | SmartLynq, Versal-ACAP, 高速调试, 每日头条

在便携消费电子上实现专业音视频体验

在本期分享会中，赛灵思将联合拥有十多年专业音视频产品及解决方案研发经验的厦门 RGBlink 视诚科技公司，针对赛灵思视频解决方案的组合、特性及市场价值等话题进行分享和探讨

2021-01-27 | 消费电子, RGBlink, 视频

【视频】加速实时 AI 推断展示

本视频将通过示例应用介绍如何借助Vitis和Vitis AI加速实时AI推断。

2021-01-27 | AI推断

【下载】Vivado设计套件用户指南：创建和打包自定义 IP (v2020.2)

本文描述了在 Vivado® Design Suite 中创建、打包和重用自定义 IP 的过程。详细介绍了如何使用创建和包装 IP 向导来包装自定义 IP，包括 IP 集成器中开发的 IP 和高级 IP 包装选项。

2021-01-26 | Vivado, IP, UG1118

【视频】高层次综合：从 C 语言到硬件创建

本视频将介绍Vitis HLS产品以及支持从基于C语言开始对FPGA进行编程的底层技术。

2021-01-26 | 高层次综合, C语言

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十二章 PS端I2C的使用

PS端I2C的使用

2021-01-26 | FPGA教程, ALINX

开发者分享 | PS IIC 和 AXI IIC 调试技巧

“IIC 协议与编程序列” 一文，我们为内部集成电路 (IIC) 协议的初学者们提供了有关该协议基础知识和编程序列的详细解释。在本篇博文中，我们将探讨有关 AXI IIC 和 PS IIC 的自调试技巧。

2021-01-25 | IIC协议

TVM学习（六）细读前端

用了几章的篇幅写了一些粗读TVM代码的收获，虽然读了一点皮毛，但是还是掌握了TVM的基本架构和代码组成，算是给以后的精读打下了一点基础吧。从这章开始再从头捋一遍TVM代码，顺序是frontend-build-optimize-lower-target

2021-01-25 | TVM

【视频】Versal 的 AI 引擎开发简介

Versal 的 AI 引擎开发简介

2021-01-25 | Versal, AI引擎

Vivado中增量编译与设计锁定

所谓增量实现，更严格地讲是增量布局和增量布线。它是在设计改动较小的情形下参考原始设计的布局、布线结果，将其中未改动的模块、引脚和网线等直接复用，而对发生改变的部分重新布局、布线。这样做的好处是显而易见的，即节省运行时间，能提高再次布局、布线结果的可预测性，并有助于时序收敛。

2021-01-25 | Vivado, 增量编译

【下载】用于 PCI Express v2.1 的 Versal ACAP CPM 模式产品指南 (v2.1)

本指南描述了配置为 PCI Express® 功能模式的 CPM 模块。

2021-01-22 | PG346, PCI Express v2.1, Versal ACAP

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十一章 PS端UART读写控制

在前面的实验中，大家或多或少会发现有打印信息的情况，主要是调用”xil_printf”或”printf”，但是通过什么打印信息呢？我们还记得打印信息之前设置了串口，是的，确实是串口，但这些函数是如何调用串口呢？其实我们可以在”xil_printf”函数定义中看到，注意outbyte函数就是调用UART打印的

2021-01-22 | FPGA教程, ALINX

EV 马达控制系统演示

SiC（碳化硅）具有减轻重量和驱动 EV 马达的功能，因此在电动汽车 (EV) 马达的发展中对碳化硅的需求越来越大。安森美的通用控制器板 (UCB) 解决方案包含灵活应变的 Zynq®-7000 SoC，可确保决定性的快速控制环路能够充分利用 SiC 的高开关频率。在自适应 Zynq-7000 SoC 的专用可编程逻辑中，可实现对高速马达的精确控制，展现高性能和高效率。

2021-01-22 | 马达控制, Zynq-7000

选择合适的工具——轻松玩转AI

启动人工智能应用从来没有像现在这样容易！受益于像Xilinx Zynq UltraScale+ MPSoC 这样的FPGA，AI现在也可以离线使用或在边缘部署、使用。瑞苏盈科核心板模块结合Vitis AI开发工具给用户提供了便利工具，可用于开发和部署用于实时推理的机器学习应用

2021-01-22 | AI技术, Enclustra, Vitis-AI

精彩推荐

从2.5到256 GT/s：PCIe二十年演进开启8.0时代

通过x16通道配置，PCIe 8.0的双向带宽将达到1 TB/s，为高带宽计算场景带来前所未有的性能空间

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

PetaLinux 先决条件第 2 部分：将自定义配方/层和程序包添加到根文件系统中

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

智多晶EthMAC IP介绍

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。