跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD收购Enosemi:加速共封装光学布局,重塑AI系统互连新格局
高速串行接口调试难?XSBERT一键搞定误码率与眼图扫描!
中低功耗 FPGA 战局升温:Microchip 与 Lattice 的“性价比较量”
当金融遇到科技会发生什么?完美“跨界”背后的幕后英雄是它
“FPGA 在金融科技领域的应用历史悠久,但直到赛灵思 Vivado HLS 和 Alveo 加速卡的出现,终于让金融行业可以尽情地享受自适应计算加速所带来的‘极速、稳定、低延时’的完美体验。”在本月初的XDF-亚洲站上,中泰证券 CIO 程龙由衷指出。是的,金融科技开发已经迎来了新时代!
2019-12-20 |
智慧金融
【视频】CCIX 演示 - 解决片外加速器互联的需求
视频来自 2019年超算大会,赛灵思现场演示了通过 CCIX 协议将赛灵思 Alveo U280 连接到了 Arm Neoverse N1 平台。CCIX 协议可让我们将驻留在 U280 上的内存直接映射到 Arm 主机的 NUMA 存储器映射中。
2019-12-20 |
CCIX
,
Alveo-U280
PCIe 之后的高速连接标准是什么?“三大必须”为你做出选择!
机器学习和大数据应用正在彻底改变处理数据的方式。整个行业需要找到在保持低功耗的同时,提高计算性能的途径。对于当前的许多计算任务,连接处理器的专用硬件加速器完成该任务的速度和功耗都要比独立工作的处理器出色。
2019-12-20 |
PCIe
,
CCIX
Zynq 7000的PS为PL分配信号
在PS内的时钟模块可以为PL提供4个时钟FCLKCLK[3:0],这4个时钟的频率可以通过配置界面进行修改。由于这4个时钟的频率由PS引到PL中,所以可将FCLK连接到PL时钟缓冲区,作为PL内定制外设的时钟源。
2019-12-19 |
Zynq
,
时钟
IoT 领域 Xilinx 花开两枝,Versal 与 Zynq MPSoC 双双获奖!
12月12日,由全球电子科技领域专业媒体电子发烧友举办的“2019年度第六届中国IoT大会”在深圳圆满落幕。赛灵思 Versal™ 自适应计算加速平台(ACAP)荣膺 “IoT技术创新奖”。
2019-12-19 |
Versal
,
Zynq-MPSoC
【视频】赛灵思面向 5G 应用的第三代 RFSoC 平台
本视频将向您详细演示赛灵思第三代 Zynq® UltraScale+™ RFSoC 器件,这是全球唯一集成高性能数模/模数转换器的硬件可编程 SoC ,不仅全面支持 6GHz 以下频段,还可为毫米波应用提供更广泛的支持。
2019-12-19 |
5G应用
,
RFSoC
,
赛灵思
自主泊车不是梦,Xilinx 为百度量产型自主泊车专用车载计算平台 ACU-Advanced提供强大动力
昨天,在 2019 年百度 Apollo 生态大会上, 百度展示了其最新量产型自主泊车专用车载计算平台 ACU-Advanced —— 这是业界首款基于赛灵思全球领先的车规级异构多核处理器平台—— XA Zynq UltraScale+ MPSoC 5EV 而实现的量产级 AVP 专用车载计算平台。
2019-12-19 |
Xilinx
,
自主泊车
,
Zynq UltraScale+
在Vivado中,您使用过TCL吗?
Vivado是Xilinx最新的FPGA设计工具,支持7系列以后的FPGA及Zynq 7000的开发。与之前的ISE设计套件相比,Vivado可以说是全新设计的。无论从界面、设置、算法,还是从对使用者思路的要求,都是全新的;在运行速度、算法优化和功能整合等很多方面都有了显著地改进。
2019-12-18 |
Vivado
,
tcl语法
DCM / DLL / PLL / MMCM区别
对于FPGA工程师来说,DCM / DLL / MMCM / PLL这些词简直每天都能看到,但很多人并不是很清楚它们之间的差异。在Xilinx的FPGA中,时钟管理器称为Clock Management,简称CMT。我们所用到的DCM / PLL / MMCM都包含在CMT中。
2019-12-18 |
PLL
,
时钟管理器
极速行情网关开发新思路——用C开发极速行情解码
天下武功,唯快不破。XDF前夕,中泰证券与赛灵思 (Xilinx) 联合在其极速交易平台(XTP)开发了新的极速行情转发系统,并在X-Club XTP开发者大会上进行了详细的介绍。X+X 组合将为大家带来什么样的体验呢? 本文为大家介绍下 X+X 的 “黑科技”。
2019-12-18 |
Alveo-U200
,
中泰证券
,
赛灵思
后摩尔定律时代,以库兹韦尔定律加速投资回报
摩尔定律走向消亡,引发的新趋势将因此更强劲发展。面对未来,一起来看看赛灵思 CTO Ivo Bolsens 有着怎样的展望。
2019-12-18 |
摩尔定律
,
库兹韦尔
瑞萨电子宣布与赛灵思合作,共同开发Versal ACAP参考设计
瑞萨电子株式会社宣布推出电源解决方案及其全资子公司IDT的时钟解决方案,可支持适用于Xilinx Versal 自适应计算加速平台(ACAP)的Xilinx VCK190评估套件和瑞萨VERSALDEMO1Z电源参考板。
2019-12-18 |
瑞萨电子
,
赛灵思
,
Versal ACAP
FPGA图像处理(7)常用算法:解 Bayer 格式
Bayer 格式指的是大多数彩色图像传感器在每个像素点位置只感应 RGB 三通道中一个通道的颜色,用于节约制造成本。而且由于人眼对绿色较为敏感,50% 的像素点感应 G,25% 的像素点感应 R,25% 的像素点感应 B。
2019-12-17 |
FPGA
,
图像处理
AXI总线简介(一)
AXI4.0-lite是AXI的简化版本,ACE4.0 是AXI缓存一致性扩展接口,AXI4.0-stream是ARM公司和Xilinx公司一起提出,主要用在FPGA进行以数据为主导的大量数据的传输应用。
2019-12-17 |
AXI总线
verilog学习之常用语法之状态机
状态机是许多数字系统的核心部件,是一类重要的时序逻辑电路。通常包括三个部分:一是下一个状态的逻辑电路,二是存储状态机当前状态的时序逻辑电路,三是输出组合逻辑电路。
2019-12-17 |
Verilog
,
状态机
‹‹
456 中的第 350
››