跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
基于AMD Versal器件实现PCIe5 DMA功能
AI 算力革命中,硬件辅助验证(HAV)如何点亮硬件加速之路?
高速串行接口调试难?XSBERT一键搞定误码率与眼图扫描!
【视频】Versal Prime系列可编程片上网络NoC演示
重点介绍Versal Prime系列的一些关键特性,您可能是第一次听说Versal Prime系列,它是业界第一款自适应计算加速平台(ACAP),是以标量化、自适应、智能为特点的计算引擎。
2019-12-24 |
Versal ACAP
,
Versal Prime系列
推向市场还是推倒重来?设备开发者如何应对功能安全和保密性挑战
设计工程师的目标,希望仿真始终能够顺利进行。然而,在针对需要功能安全认证的市场进行设计时,必须注意掌控大局。这种情况下,设计任务就会比以往更复杂。市场营销与工程团队不仅面临着创造出优秀产品的压力,而且还必须考虑所有适用的安全标准,以确保产品能够满足某种需求。
2019-12-24 |
在 Vivado 中利用 report_qor_suggestions 提升 QoR
许多 FPGA 设计都难以达成所期望的性能目标。原因不尽相同,以下列出的只是其中部分可能的原因:未遵循 UltraFast 设计方法;时序约束不良;过高资源利用率;控制集过多;未采用最优化时钟设置;逻辑层次过多,难以达成目标性能;布局规划不良;布线拥塞;因约束导致工具优化受限。
2019-12-24 |
Vivado
,
FPGA设计
【赛灵思开发者大会PPT下载】赛灵思:创新的驱动力
Your Innovation Powered by Xilinx——赛灵思:创新的驱动力 BY Victor Peng | CEO 行政执行总裁
2019-12-24 |
赛灵思开发者大会
Python 进阶之源码分析:如何将一个类方法变为多个方法?
前一篇文章《Python 中如何实现参数化测试?》中,我提到了在 Python 中实现参数化测试的几个库,并留下一个问题:它们是如何做到把一个方法变成多个方法,并且将每个方法与相应的参数绑定起来的呢?我们再提炼一下,原问题等于是:在一个类中,如何使用装饰器把一个类方法变成多个类方法(或者产生类似的效果)?
2019-12-23 |
python
Xilinx Zynq 助力机器人科学管理,两大优势吸睛!
如何实现对机器人进行科学管理?来看看赛灵思联盟合作伙伴 Sundance 是怎么做到的。赛灵思联盟合作伙伴 Sundance 最近推出了 VCS-1 平台。VCS-1 是一款 COTS 解决方案,基于业界标准 PC/104 外形,以及 GitHub 开源 Zynq MP-SoC 解决方案,能够控制和导航任何支持 ROS的机器人。
2019-12-23 |
Zynq-MPSoC
,
机器人
,
Xilinx
Xilinx视频加速技术“双管齐下”,剑指OPEX和CAPEX
随着5G技术的成熟商用,视频将变得越来越普及。即将迎来爆发的视频市场也孕育着近两千亿的巨大商机——调研机构 Rethink research 表示,到 2021 年直播视频将达到 700 亿美元规模,而非直播视频内容将达到接近 1000 亿美元规模。
2019-12-23 |
视频加速
,
视频转码
,
图像处理
Xilinx FPGA的JTAG接口
随着USB接口的越来越普及,现在几乎所有的接口都可以转换成USB接口,本文主要介绍一下Xilinx FPGA的JTAG接口转换成USB接口的方案。
2019-12-23 |
JTAG
,
Xilinx FPGA
【视频】用 Versal AI 引擎加速语音识别的实现
今天的展示的是使用赛灵思 Versal ACAP 平台加速语音识别的演示,它向您展示了赛灵思如何使用先进的 Versal ACAP 平台实现 AI 推断。
2019-12-23 |
Versal
,
AI引擎
高质量的verilog代码是什么样的?
高质量的verilog代码主要包含以下几个要素:可读性、功能、性能、标准化、稳定性、可定位。
2019-12-20 |
Verilog
【赛灵思开发者大会PPT下载】隆重介绍 Vitis 统一软件平台
Introducing the Vitis Unified Software Platform 隆重介绍 Vitis 统一软件平台 Salil Raje Executive Vice President 执行副总裁 & GM Data Center Group 数据中心事业部总经理
2019-12-20 |
赛灵思开发者大会
,
Vitis 软件平台
当金融遇到科技会发生什么?完美“跨界”背后的幕后英雄是它
“FPGA 在金融科技领域的应用历史悠久,但直到赛灵思 Vivado HLS 和 Alveo 加速卡的出现,终于让金融行业可以尽情地享受自适应计算加速所带来的‘极速、稳定、低延时’的完美体验。”在本月初的XDF-亚洲站上,中泰证券 CIO 程龙由衷指出。是的,金融科技开发已经迎来了新时代!
2019-12-20 |
智慧金融
【视频】CCIX 演示 - 解决片外加速器互联的需求
视频来自 2019年超算大会,赛灵思现场演示了通过 CCIX 协议将赛灵思 Alveo U280 连接到了 Arm Neoverse N1 平台。CCIX 协议可让我们将驻留在 U280 上的内存直接映射到 Arm 主机的 NUMA 存储器映射中。
2019-12-20 |
CCIX
,
Alveo-U280
PCIe 之后的高速连接标准是什么?“三大必须”为你做出选择!
机器学习和大数据应用正在彻底改变处理数据的方式。整个行业需要找到在保持低功耗的同时,提高计算性能的途径。对于当前的许多计算任务,连接处理器的专用硬件加速器完成该任务的速度和功耗都要比独立工作的处理器出色。
2019-12-20 |
PCIe
,
CCIX
Zynq 7000的PS为PL分配信号
在PS内的时钟模块可以为PL提供4个时钟FCLKCLK[3:0],这4个时钟的频率可以通过配置界面进行修改。由于这4个时钟的频率由PS引到PL中,所以可将FCLK连接到PL时钟缓冲区,作为PL内定制外设的时钟源。
2019-12-19 |
Zynq
,
时钟
‹‹
457 中的第 350
››