FPGA 开发圈 | 电子创新网

【视频】Xilinx 和 H-ROS 助力实现机器人模块化

机器人操作系统 (ROS) 可满足机器人的编程需求，然而，系统集成不仅仅是编程。模块化提出了一个减少集成工作量的途径，但也带来了新的挑战。本次网络研讨会将讨论 Acutronic Robotics 如何利用 Xilinx 可编程 SoC 技术以及 Xilinx 工业物联网解决方案堆栈的元素解决模块化的挑战。

2019-01-15 | 机器人, H-ROS

Zedboard学习（四）：PS+PL搭建SoC最小系统

Zynq最核心的设计理念就是软件加硬件，即PS+PL。通过软硬件协同设计，结合了FPGA与双arm9内核，对于嵌入式拥有极大的优势。整个片上系统主要使用资源：ZYNQ系列FPGA XC7Z020、2片DDR、串口芯片（USB转UART）。Zedboard板子自带了这些资源，不需要另外添加模块。

2019-01-15 | ZedBoard, Zynq

关于神经网络：你需要知道这些

神经网络（NN）几乎可以在每个领域帮助我们用创造性的方式解决问题。本文将介绍神经网络的相关知识。读后你将对神经网络有个大概了解，它是如何工作的？如何创建神经网络？

2019-01-15 | 神经网络

Xilinx FPGA的电源设计

本篇主要介绍Xilinx FPGA的电源设计，主要包括电源种类、电压要求、功耗需求，上下电时序要求，常见的电源实现方案等。

2019-01-15 | Xilinx FPGA, 电源设计

【视频教程】：SDAccel 内核接口的硬件调试方式

本视频将向您详细介绍 SDAccel 中可供调用的硬件调试选项，以及如何使用这些选项。另外还将通过实例操作向您演示在硬件上如何运行调试内核接口。

2019-01-14 | 硬件调试, Alveo

Python开发者最容易犯的10个错误

Python是一门简单易学的编程语言，语法简洁而清晰，并且拥有丰富和强大的类库。与其它大多数程序设计语言使用大括号不一样，它使用缩进来定义语句块。在平时的工作中，Python开发者很容易犯一些小错误，这些错误都很容易避免，本文总结了Python开发者最容易犯的10个错误，一起来看下，不知你中枪了没有。

2019-01-14 | python

【XDF资料下载】使用 SDAccel 进行主机及加速器代码优化

本PPT介绍了使用 SDAccel 进行主机及加速器代码优化。

2019-01-14 | XDF-2018

机器视觉在你的生活中“无处不在”

全球机器视觉市场仍然处在一个稳健快速的成长阶段。根据BCC Research的预测，2018年全球机器视觉市场约为160亿美元，到2023年市场规模将增长至248亿美元，年复合增长率为9.2%。这个增长速度看上去似乎并不算抢眼，但要知道这个市场从2002年开始一直保持着年均两位数的增长，由此你就可以看出其背后强劲的动力了。

2019-01-14 | 机器视觉

邀请函：欢迎参加 Automotive World，莅临 Xilinx 展位

赛灵思诚挚邀请您访问我们的展位，观看赛灵思汽车级解决方案的现场演示；体验低功耗、低时延及高吞吐量下无与伦比的性能；并与专家探讨灵活应变而且智能的未来汽车

2019-01-14 | Automotive World, ADAS, 2019 汽车世界大会

不容错过的 Zynq UltraScale+ RFSoC 新闻以及其他重要更新

在2018年10月举办的赛灵思开发者大会 (XDF)上，公布了有关赛灵思创新产品 Zynq® UltraScale+™ RFSoC 的几个值得关注的更新。以下是为错过论坛的人总结的几个亮点。

2019-01-11 | 每日头条

通过这三个问题，终于有人把神奇的FPGA讲清楚了！

当我和人们谈起FPGA时，我听到很多人说：“我不知道它们的工作原理”、“它们太复杂了”、“我无法用C语言编程”。我不希望看到这样一种神奇的器件遭受如此冷遇，因此下面我将尝试解答一些常见问题

2019-01-11 | FPGA

恭喜戴姆勒！梅赛德斯-奔驰 CLA 全球首发使用 MBUX 车内辅助功能

2019 CES 展上，戴姆勒公司展出了其全球首发使用 MBUX 车内辅助的奔驰CLA 车型。该系统利用人工智能（AI）识别车辆乘客的自然动作及背景，让车辆可以预测驾驶员和乘客的需求，并且无需使用任何按钮即可满足此类需求。

2019-01-11 | 戴姆勒, MBUX, 梅赛德斯-奔驰, AI技术

MINIEYE 联合 Xilinx 推出一站式 ADAS 感知解决方案

MINIEYE在 2019 年 CES 上正式对外宣布，与赛灵思公司就携手开发一站式ADAS感知解决方案（Turnkey Sensing Solution）达成技术合作。双方将通过把 MINIEYE 的 IP 运行在赛灵思 Zynq®-7000 SoC 和 Zynq® UltraScale+™ 车级 MPSoC 平台上的形式，共同满足全球 L0-L3 级自动驾驶需求。

2019-01-11 | MINIEYE, ADAS, Xilinx

【视频】业界首款构建在可编程器件中的 Gen3 x 16 PCIe 解决方案

本视频重点介绍首款构建在可编程逻辑器件中的 Gen3 x16 PCI Express 解决方案，该方案通过了 4/2016 PCI SIG 合规性测试。该演示展示了 PCIe 在 Virtex UltraScale+ FPGA 电路板上启动和运行，并连接至 Intel Skylake 处理器

2019-01-11 | PCIe

【XDF资料下载】计算存储的 Nuts 与 Bolts

计算存储的 Nuts 与 Bolts

2019-01-10 | XDF-2018

精彩推荐

如何在KR260 starter kit上应用gmii2rgmii IP

很多客户希望在PL里把GMII接口转换为RGMII接口，这就会用到gmii2rgmii converter IP。经常看到客户在使用这个IP的过程中遇到一些问题，本文给出了基于KR260 starter kit板卡应用gmii2rgmii的范例。

FPGA软核生态全景对比：六大厂商工具解析与产业选型建议

本文将深度剖析当前六大主流FPGA厂商的软核开发工具及软核实现，帮助从业者在选型与应用中做出科学判断。

MPSoC A53 AMP模式配置

本文主要描述Zynq UltraScale+ MPSoC中APU多个A53,怎么设置成AMP非对称处理模式，让整个系统既能满足性能要求,也能满足实时性要求。

PetaLinux 先决条件第 2 部分：将自定义配方/层和程序包添加到根文件系统中

本文讲述如何在根文件系统 (rootfs) 中添加自定义配方和层以及如何在其中包含多个程序包。

Vitis HLS 系列 2：Vivado IP 流程 (Vitis Unified)

这篇博客是在上一篇博客 Vitis HLS 系列 1 的基础上撰写的，但使用的是 Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。

QDMA Subsystem for PCI Express v5.0 产品指南

AMD QDMA Subsystem for PCI Express（ PCIe® ）旨在利用多队列的概念实现高性能 DMA，以搭配 PCI Express® Integrated Block 一起使用

ZU+RFSoC之RFDC IP使用

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

使用 Vitis 进行数据中心加速用户指南

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。